特許
J-GLOBAL ID：201303012454953327
不揮発性メモリセルのトンネル絶縁体を回復するための構造および方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
本田 淳
公報種別：公開公報
出願番号（国際出願番号）：特願2013-014353
公開番号（公開出願番号）：特開2013-157075
出願日： 2013年01月29日
公開日（公表日）： 2013年08月15日
要約：
【課題】不揮発性メモリセルのトンネル絶縁体を回復するための構造および方法を提供する。【解決手段】半導体デバイスは不揮発性メモリセル(18)のアレイ(12)を備える。メモリセルの各々はトンネル絶縁体(26)と、第1の電流電極(28)および第2の電流電極(30)を含むウェル領域と、制御ゲート(20)とを含む。第1の電流電極および第2の電流電極はトンネル絶縁体(26)の一方の面に隣接しており、制御ゲートはトンネル絶縁体のもう一方の面に隣接している。コントローラ(16)はメモリセル(18)に結合される。コントローラ(16)は、メモリセル(18)のトンネル絶縁体(26)でいつ回復ステップを実行するかを決定するための、ならびに、回復プロセス中にメモリセルの第1の電流電極に第1の電圧を印加して、閉じ込められた電子および正孔をトンネル絶縁体(26)から除去するためのロジックを含む。【選択図】図3
請求項（抜粋）：
半導体デバイスであって、
メモリセルのアレイであって、該メモリセルの各々は、トンネル絶縁体と、第1の電流電極、第2の電流電極、ならびに前記第1の電流および前記第2の電流電極の間のチャネル領域を含むウェル領域と、フローティングゲートと、該フローティングゲートの上の界面絶縁体と、該界面絶縁体の上の制御ゲートとを含み、前記トンネル絶縁体は前記チャネル領域の上にあり、前記フローティングゲートは前記トンネル絶縁体の上にある、前記メモリセルのアレイと、
前記メモリセルに結合されるコントローラと
を備え、該コントローラは、前記メモリセルの前記トンネル絶縁体でいつ回復プロセスを実行するかを決定するための、ならびに、前記回復プロセス中に前記メモリセルの前記第1の電流電極に第1の電圧を印加して閉じ込められた電子および正孔を前記トンネル絶縁体から除去するためのロジックを含む、半導体デバイス。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5B125BA01
, 5B125CA19
, 5B125DE16
, 5B125EK01
, 5B125FA06
