特許
J-GLOBAL ID：201303019971302985

TFTアレイ検査装置

発明者：
野地 健俊

野地 健俊 について

, 
吉岡 尚規

吉岡 尚規 について


出願人/特許権者：
株式会社島津製作所

株式会社島津製作所 について


代理人 (1件)： 塩野入 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願2011-237902
公開番号（公開出願番号）：特開2013-096758
出願日： 2011年10月28日
公開日（公表日）： 2013年05月20日
要約：
【課題】TFTアレイ検査装置において、基板内で絶縁破壊(ESD)を生じさせることなく、基板に帯電した電荷を放電する。【解決手段】プローバーを基板に配置し、プローバーを介して検査信号を基板に供給し、基板上に形成されたTFTアレイを検査するTFTアレイ検査装置において、TFTアレイ検査時にプローバーを基板に配置した際に、基板をプローバーを介して接地された高抵抗の放電用抵抗に接続することによって、基板に帯電する電荷をプローバーおよび放電用抵抗を介して放電させる。基板に帯電する電荷を、基板からプローバーを介して放電用抵抗に導くことによって、TFTアレイ検査装置内において格別な機構を設けることなく基板に帯電する電荷を放電することができる。【選択図】図1
請求項（抜粋）：
基板上に形成されたTFTアレイを検査するTFTアレイ検査装置において、 基板検査を行うための検査信号を出力する基板検査信号部と、 前記基板にコンタクトピンを電気的な接触させ、前記検査信号を基板に印加するプローバーと、 前記基板検査信号部が出力する検査信号を前記プローバーに供給する給電部と、 前記基板に帯電する電荷を前記プローバーを介して接地に放電する放電部とを備え、 前記放電部は、前記コンタクトピンと前記アースとの間を高抵抗で接続する放電用抵抗を備えることを特徴とする、TFTアレイ検査装置。
IPC (3件)：
G01N 23/225 ,  G02F 1/133 ,  G02F 1/13
FI (3件)：
G01N23/225 ,  G02F1/133 505 ,  G02F1/13 101
Fターム (28件)：
2G001AA03 ,  2G001AA05 ,  2G001BA07 ,  2G001CA03 ,  2G001DA06 ,  2G001GA06 ,  2G001GA09 ,  2G001GA12 ,  2G001KA03 ,  2G001LA06 ,  2G001LA11 ,  2G001MA05 ,  2G001PA11 ,  2H088FA11 ,  2H088FA18 ,  2H088FA30 ,  2H088HA02 ,  2H088HA06 ,  2H088HA08 ,  2H088MA20 ,  2H193ZA04 ,  2H193ZE40 ,  2H193ZH21 ,  2H193ZH30 ,  2H193ZJ20 ,  2H193ZK03 ,  2H193ZK08 ,  2H193ZP03
引用特許：
審査官引用 (3件)
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM