特許
J-GLOBAL ID：201303021192077406
異種計算機システムにおけるプロセッサブリッジ
発明者：
出願人/特許権者：
代理人 (1件)：
山口 朔生
公報種別：公開公報
出願番号（国際出願番号）：特願2012-000697
公開番号（公開出願番号）：特開2012-256309
出願日： 2012年01月05日
公開日（公表日）： 2012年12月27日
要約：
【課題】ブリッジ論理デバイスを提供する。【解決手段】1つ以上の高性能プロセッサと、該1つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該1つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有する異種計算機システムのためのブリッジ論理デバイス。このブリッジ論理デバイスは該1つ以上の高性能プロセッサの下の該システムのステータスを保守するハイパーバイザ動作論理回路と、該1つ以上の高性能プロセッサと該ハイパーバイザプロセッサとのプロセッサ言語間の翻訳をするプロセッサ言語翻訳論理回路と、第1、第2、及び第3ポートを有し該3つのポートのうち任意2つの間でデータを双方向に中継する高速バススイッチとを備える。該バススイッチは該1つ以上の高性能プロセッサに該第1ポートが接続され、該ハイパーバイザプロセッサに該プロセッサ言語翻訳論理回路を介して該第2ポートが接続され、該プロセッサ支援論理回路に該第3ポートが接続される。【選択図】図8
請求項（抜粋）：
1つ以上の高性能プロセッサと、該1つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該1つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有し、該ソフトウェアを実行するための異種計算機システムにおいて、
該1つ以上の高性能プロセッサの下の該システムのステータスを保守するハイパーバイザ動作論理回路と、
該1つ以上の高性能プロセッサと該ハイパーバイザプロセッサとのプロセッサ言語間の翻訳をするプロセッサ言語翻訳論理回路と、
第1、第2、及び第3ポートを有し該3つのポートのうち任意2つの間でデータを双方向に中継する高速バススイッチであって、該1つ以上の高性能プロセッサに該第1ポートが接続され、該ハイパーバイザプロセッサに該プロセッサ言語翻訳論理回路を介して該第2ポートが接続され、該プロセッサ支援論理回路に該第3ポートが接続された高速バススイッチと
を備えるブリッジ論理デバイス。
IPC (2件)：
FI (2件)：
G06F15/173 650S
, G06F9/46 350
5B045BB15
, 5B045BB22
, 5B045BB28
, 5B045GG01
