特許
J-GLOBAL ID：201303022122978186

プロシージャリターンシーケンスを加速するための方法およびシステム

発明者：
マイケル・ウィリアム・モロウ

マイケル・ウィリアム・モロウ について

, 
ジェームズ・ノリス・ディーフェンダーファー

ジェームズ・ノリス・ディーフェンダーファー について


出願人/特許権者：
クゥアルコム・インコーポレイテッド

クゥアルコム・インコーポレイテッド について


代理人 (16件)： 蔵田 昌俊 ,  福原 淑弘 ,  中村 誠 ,  野河 信久 ,  白根 俊郎 ,  峰 隆司 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  赤穂 隆雄 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2013-095916
公開番号（公開出願番号）：特開2013-211023
出願日： 2013年04月30日
公開日（公表日）： 2013年10月10日
要約：
【課題】パイプラインプロセッサの中のプロシージャから戻るときにリンクスタックからリターンアドレスを取り出すための方法を提供する。【解決手段】ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別する。さらに、リターンアドレスへと分岐するように動作可能なブランチ命令を識別する。本方法は、識別される命令とブランチ命令との両方に応じてリターンアドレスをリンクスタックから取り出し、そしてリターンアドレスを使用して命令をフェッチする。【選択図】図6
請求項（抜粋）：
パイプラインプロセッサの中のプロシージャから戻るときにリンクスタックからリターンアドレスを取り出すための方法であって、 ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別することと、 前記リターンアドレスへと分岐するように動作可能なブランチ命令を識別することと、 識別される前記命令と前記ブランチ命令との両方に応じて、前記リンクスタックから前記リターンアドレスを取り出すことと、 前記リターンアドレスを使用して後続の命令をフェッチすることと、 を備える方法。
IPC (3件)：
G06F 9/42 ,  G06F 9/30 ,  G06F 9/38
FI (3件)：
G06F9/42 320A ,  G06F9/30 310A ,  G06F9/38 310A
Fターム (5件)：
5B013AA01 ,  5B033AA04 ,  5B033AA13 ,  5B033BA00 ,  5B033EA09
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (8件)
全件表示
引用文献：
出願人引用 (2件)
  • 6809アセンブリプログラミング, 19861125, 初版, Pages:62-68
  • VLSI RISC Architecture and Organization, 1989, Pages:231-233
審査官引用 (4件)
  • 6809アセンブリプログラミング, 19861125, 初版, Pages:62-68
  • 6809アセンブリプログラミング, 19861125, 初版, Pages:62-68
  • VLSI RISC Architecture and Organization, 1989, Pages:231-233
全件表示

前のページに戻る

TOP

BOTTOM