特許
J-GLOBAL ID：201303022760671616

半導体発光素子、その製造方法および配設基板

発明者：
小沢 正文

小沢 正文 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 藤島 洋一郎
公報種別：特許公報
出願番号（国際出願番号）：特願平11-349757
公開番号（公開出願番号）：特開2001-168444
特許番号：特許第4897133号
出願日： 1999年12月09日
公開日（公表日）： 2001年06月22日
請求項（抜粋）：
【請求項1】 基体の同一面側に第1の電極膜および第2の電極膜を形成してなる半導体チップと、支持体の同一面側に第1の半田膜および第2の半田膜を形成してなる配設基板とを含む半導体発光素子を製造する方法であって、 前記半導体チップの前記第1の電極膜および前記第2の電極膜を、前記配設基板の前記第1の半田膜および第2の半田膜にそれぞれ貼り合わせる工程を含むと共に、 前記半導体チップにおいて、前記第1の電極膜の表面と前記第2の電極膜の表面との間に、前記第1の電極膜の表面が前記第2の電極膜の表面よりも突出するような段差を設けるようにし、 前記配設基板において、前記第1の半田膜の表面と前記第2の半田膜の表面との間に、前記第2の半田膜の表面が前記第1の半田膜の表面よりも突出するような段差を設けるようにし、 前記配設基板における前記段差が前記半導体チップにおける前記段差よりも大きくなるようにし、 前記支持体において、前記第1の半田膜の前記第2の半田膜と反対の側に、前記第1の電極膜の延出方向に沿った方向に延在する一の溝部を形成し、 前記第1の半田膜および第2の半田膜のそれぞれと前記支持体との間に、第1のリード電極層および第2のリード電極層をそれぞれ形成し、 前記第1のリード電極層を、前記溝部の内部まで略一定の厚さで連続して形成し、かつ 前記第1のリード電極層により覆われた溝部の側壁間に前記半導体チップの側端面が位置するようにした 半導体発光素子の製造方法。
IPC (5件)：
H01S 5/022 ( 200 6.01) ,  H01L 33/32 ( 201 0.01) ,  H01L 33/36 ( 201 0.01) ,  H01L 33/48 ( 201 0.01) ,  H01S 5/323 ( 200 6.01)
FI (5件)：
H01S 5/022 ,  H01L 33/00 186 ,  H01L 33/00 200 ,  H01L 33/00 400 ,  H01S 5/323
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM