特許
J-GLOBAL ID：201303033517349600
構成可能な電力状態をもつダイナミックRAMPHYインタフェース
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
早川 裕司
, 佐野 良太
, 村雨 圭介
公報種別：公表公報
出願番号（国際出願番号）：特願2013-529258
公開番号（公開出願番号）：特表2013-543612
出願日： 2011年09月13日
公開日（公表日）： 2013年12月05日
要約：
物理メモリインタフェース(Phy)および操作方法が開示される。Phyインタフェースは、第1の電力コンテキストおよび第2の電力コンテキストを受信するように構成されたコマンドおよび状態レジスタ(CSR)を含む。選択回路が、第1と第2の電力コンテキストとの間で切り替えるように構成されている。複数の調整可能な遅延素子が提供され、各々が、選択された電力コンテキストに応答する遅延時間を有する。構成されたCSRの第1のセットは、第1の電力コンテキストを格納し得、構成されたCSRの第2のセットは、第2の電力コンテキストを格納し得る。Phyインタフェースは、各々が、選択された電力コンテキストに応答する選択可能なドライブ強度を有する、複数のドライバも含み得る。Phyインタフェースは、各々が、選択された電力コンテキストに応答する選択可能な終了インピーダンスを有する、複数の受信器も含み得る。電力コンテキスト間での切替えは、遅延素子、1つまたは複数のドライバ/受信器のドライブ強度および/または終了インピーダンスの調整という結果になり得る。【選択図】図2
請求項（抜粋）：
メモリデバイスのための物理メモリインタフェースを制御するための方法であって、
第1および第2の電力コンテキストを格納することと、
前記メモリデバイスからのデータ読取りおよび前記メモリデバイスへのデータ書込みのためにタイミング遅延を提供するように構成された複数の調整可能な遅延素子を提供することであって、各調整可能な遅延素子が、前記第1および第2の電力コンテキストのうちの選択された1つに応答する遅延時間を有する、複数の調整可能な遅延素子を提供することと、
電力コンテキスト変更要求を受信することと、
前記電力コンテキスト変更要求に基づいて、前記第1および第2の電力コンテキストのうちの1つを選択することと
を含む方法。
IPC (1件)：
FI (1件)：
Fターム (1件)：
引用特許：
前のページに戻る
