特許
J-GLOBAL ID:200903099230230872
メモリコントローラ
発明者:
出願人/特許権者:
代理人 (3件):
小谷 悦司
, 伊藤 孝夫
, 樋口 次郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-065337
公開番号(公開出願番号):特開2007-241799
出願日: 2006年03月10日
公開日(公表日): 2007年09月20日
要約:
【課題】メモリデバイスが、通常動作モード又は省電力モードに設定されているかにかかわらず、メモリデバイスに対して正確なデータ転送処理を実現する。【解決手段】メモリデバイスMD0〜MD3は、各々終端抵抗r0〜r3を備えている。メモリコントローラ1は、各メモリデバイスを通常動作モードから省電力モードに個別に移行させる。また、メモリコントローラ1は、各終端抵抗を個別にオン・オフするための制御信号を生成し、制御対象となるメモリデバイスに出力する。また、メモリコントローラ1は、メモリデバイスが省電力モードに移行されているか否かに応じて、当該メモリデバイスへの制御信号の出力タイミングを変更することにより、データ転送時間中、当該メモリデバイスをオンさせる。【選択図】図2
請求項(抜粋):
DDR2-SDRAMからなる複数のメモリデバイスを制御するメモリコントローラであって、
前記複数のメモリデバイスは、各々終端抵抗を備え、
各メモリデバイスを通常動作モードから省電力モードに個別に移行させる省電力制御手段と、
前記メモリデバイスからデータを読み出す又は前記メモリデバイスにデータを書き込むデータ転送処理を実行するデータ転送手段と、
各終端抵抗を個別にオン・オフするための制御信号を生成し、制御対象となるメモリデバイスに出力する終端抵抗制御手段とを備え、
前記終端抵抗制御手段は、前記省電力制御手段によりメモリデバイスが省電力モードに移行されているか否かに応じて、当該メモリデバイスへの前記制御信号の出力タイミングを変更することにより、前記データ転送手段によるデータ転送時間中、当該メモリデバイスをオンさせることを特徴とするメモリコントローラ。
IPC (1件):
FI (3件):
G06F12/00 550E
, G06F12/00 564A
, G06F12/00 597D
Fターム (2件):
引用特許:
出願人引用 (1件)
-
メモリ駆動システム
公報種別:公開公報
出願番号:特願2004-055451
出願人:株式会社リコー
審査官引用 (3件)
前のページに戻る