特許
J-GLOBAL ID:201303039897132895
静電容量型加速度センサの製造方法、製造装置および静電容量型加速度センサ
発明者:
,
,
出願人/特許権者:
代理人 (3件):
川口 嘉之
, 平川 明
, 香坂 薫
公報種別:公開公報
出願番号(国際出願番号):特願2012-078169
公開番号(公開出願番号):特開2013-205396
出願日: 2012年03月29日
公開日(公表日): 2013年10月07日
要約:
【課題】センサエレメント内の圧力調整を目的とする通気路を設けた静電容量型加速度センサを製造する際の歩留まりを向上可能な静電容量型加速度センサの製造方法、製造装置および静電容量型加速度センサを提供することを目的とする。【解決手段】加速度に応じて容量が変化するキャパシタを有する静電容量型加速度センサの製造方法であって、前記キャパシタの固定電極を成膜するための絶縁性基板と、前記絶縁性基板の前記固定電極を成膜する面と反対側の面に接合する半導体基板との間に通路を形成する溝を、前記半導体基板と前記絶縁性基板のうち少なくとも何れかに形成する工程と、前記半導体基板を貫通する孔であって、前記溝によって形成される通路と連通する孔を前記半導体基板に形成する工程と、前記絶縁性基板を貫通し、前記固定電極を前記半導体基板に電気的に繋ぐ電極取り出し用の孔であって、前記溝によって形成される通路と連通する孔を前記絶縁性基板に形成する工程と、を有する。【選択図】図2
請求項(抜粋):
加速度に応じて容量が変化するキャパシタを有する静電容量型加速度センサの製造方法であって、
前記キャパシタの固定電極を成膜するための絶縁性基板と、前記絶縁性基板の前記固定電極を成膜する面と反対側の面に接合する半導体基板との間に通路を形成する溝を、前記半導体基板と前記絶縁性基板のうち少なくとも何れかに形成する工程と、
前記半導体基板を貫通する孔であって、前記溝によって形成される通路と連通する孔を前記半導体基板に形成する工程と、
前記絶縁性基板を貫通し、前記固定電極を前記半導体基板に電気的に繋ぐ電極取り出し用の孔であって、前記溝によって形成される通路と連通する孔を前記絶縁性基板に形成する工程と、を有する、
静電容量型加速度センサの製造方法。
IPC (5件):
G01P 15/125
, G01P 15/08
, H01L 29/84
, B81B 3/00
, B81C 3/00
FI (5件):
G01P15/125 Z
, G01P15/08 P
, H01L29/84 Z
, B81B3/00
, B81C3/00
Fターム (29件):
3C081AA18
, 3C081BA03
, 3C081BA04
, 3C081BA43
, 3C081BA48
, 3C081BA76
, 3C081CA05
, 3C081CA14
, 3C081CA21
, 3C081CA28
, 3C081CA33
, 3C081CA42
, 3C081EA02
, 4M112AA02
, 4M112BA07
, 4M112CA21
, 4M112CA22
, 4M112CA24
, 4M112CA31
, 4M112CA35
, 4M112DA03
, 4M112DA05
, 4M112DA09
, 4M112DA16
, 4M112DA18
, 4M112EA03
, 4M112EA13
, 4M112FA20
, 4M112GA01
引用特許:
前のページに戻る