特許
J-GLOBAL ID：201303043850051932
不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
きさらぎ国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2012-100721
公開番号（公開出願番号）：特開2013-229077
出願日： 2012年04月26日
公開日（公表日）： 2013年11月07日
要約：
【課題】信頼性の高い不揮発性半導体記憶装置を提供することを目的とする。【解決手段】実施形態に係る不揮発性半導体記憶装置は、メモリセルアレイとデータ書き込み部を備える。メモリセルアレイの複数のワード線のうち、選択ワード線と隣接するワード線をそれぞれ第1、第2隣接ワード線、選択ワード線、第1、第2隣接ワード線以外のいずれかを第1非選択ワード線とした場合、データ書き込み部は、プログラム動作の際、第1、第2隣接ワード線の少なくとも一方に第1通過電圧、第1非選択ワード線に第2通過電圧を印加し、n回目の書き込みループとn+1回目の書き込みループで用いる第1通過電圧の差をΔVnと表わした場合であって、L<Mが成立する場合、第1通過電圧は、ΔV(L-1)<ΔVL、ΔVL≦ΔV(M-1)且つΔV(M-1)<ΔVMが成立し、第2通過電圧は、第1通過電圧の最低値よりも高い電圧である。【選択図】図5
請求項（抜粋）：
制御ゲート及び電荷蓄積層を持つメモリセルを複数直列接続させたセルストリング、並びに、前記セルストリングの各メモリセルの制御ゲートを第1方向に共通接続した複数のワード線、を有するメモリセルアレイと、
データ書き込みの際、プログラム動作を繰り返し実行するデータ書き込み部と
を備え、
前記複数のワード線のうち、選択されるワード線を選択ワード線、前記選択ワード線と隣接するワード線をそれぞれ第1隣接ワード線、第2隣接ワード線、前記選択ワード線、前記第1隣接ワード線、前記第2隣接ワード線以外のいずれかを第1非選択ワード線とした場合、
前記データ書き込み部は、プログラム動作の際、前記選択ワード線にプログラム電圧、前記第1隣接ワード線及び第2隣接ワード線の少なくとも一方に第1通過電圧、第1非選択ワード線に第2通過電圧を印加し、
n回目の前記書き込みループで用いる前記第1通過電圧とn+1回目の前記書き込みループで用いる前記第1通過電圧の差をΔVnと表わした場合であって、L<M(L及びMは整数)が成立する場合、
前記第1通過電圧は、ΔV(L-1)<ΔVL、ΔVL≦ΔV(M-1)且つΔV(M-1)<ΔVMが成立し、
前記第2通過電圧は、前記第1通過電圧の最低値よりも高い電圧である
ことを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (3件)：
G11C17/00 611F
, G11C17/00 611E
, G11C17/00 622E
5B125BA02
, 5B125BA19
, 5B125CA19
, 5B125CA21
, 5B125DB02
, 5B125DB08
, 5B125DB12
, 5B125DB17
, 5B125EA05
, 5B125EG14
, 5B125FA01
, 5B125FA02
