特許
J-GLOBAL ID:201103068400631147
不揮発性半導体記憶装置およびその書き込み方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
堀口 浩
公報種別:公開公報
出願番号(国際出願番号):特願2010-065233
公開番号(公開出願番号):特開2011-198419
出願日: 2010年03月19日
公開日(公表日): 2011年10月06日
要約:
【課題】 不揮発性半導体装置のメモリセルトランジスタのしきい値分布幅を狭くする。【解決手段】 書き込み対象のメモリセルトランジスタのしきい値が第1のしきい値検証電圧V(a)より大きくなるまで制御ゲート電極に対して初期書き込み電圧から段階的に増加する書き込み電圧が印加され、書き込み対象のメモリセルトランジスタのしきい値が第1のしきい検証電圧V(a)と第2のしきい値検証電圧V(b)との間にある場合に書き込み対象のメモリセルトランジスタに隣接する両方のメモリセルの制御ゲート電極の少なくとも一方に対して初期中間電圧から段階的に増加する中間電圧が印加される。【選択図】 図7
請求項(抜粋):
半導体基板と、
前記半導体基板上に形成された素子領域と、
拡散層領域とゲート絶縁膜と浮遊ゲート電極と電極間絶縁膜と制御ゲート電極とを有し、前記素子領域上に直列に配置されて形成された複数のメモリセルトランジスタと、
前記複数のメモリセルトランジスタの中の書き込み対象メモリセルトランジスタの制御ゲート電極に対して書き込み電圧を印加してデータを書き込む書き込み手段と、を備え、
前記書き込み手段は、前記書き込み対象のメモリセルトランジスタに隣接するメモリセルの制御ゲート電極に対して初期書き込み電圧より小さい一定の初期中間電圧を印加しつつ前記書き込み対象のメモリセルトランジスタの制御ゲート電極に対して前記初期書き込み電圧から段階的に増加する書き込み電圧を印加し、その後、前記書き込み対象のメモリセルトランジスタ制御ゲート電極に対して一定の最終書き込み電圧を印加しつつ前記書き込み対象のメモリセルトランジスタに隣接するメモリセルの制御ゲート電極の少なくとも一方に対して初期中間電圧から段階的に増加する中間電圧を印加する、
ことを特徴とした不揮発性半導体記憶装置。
IPC (2件):
FI (3件):
G11C17/00 611E
, G11C17/00 611A
, G11C17/00 622E
Fターム (9件):
5B125BA03
, 5B125CA14
, 5B125CA20
, 5B125DA03
, 5B125DB02
, 5B125DB09
, 5B125DB12
, 5B125EA05
, 5B125FA01
引用特許:
前のページに戻る