トランジスタの構造及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：柏原三枝子
公報種別：公開公報
出願番号（国際出願番号）：特願2013-085738
公開番号（公開出願番号）：特開2013-175760
出願日： 2013年04月16日
公開日（公表日）： 2013年09月05日
要約：

【課題】有機エレクトロニクス、ディスプレイ装置及び検出器に使用するための薄膜トランジスタの製造方法を提供する。【解決手段】ソース縦型薄膜トランジスタPS-VTFT300は、ゲート電極層12と絶縁層13とソースグリッド層10とチャネル素子(半導体)層14とドレイン電極層16とを規定する積層を有している。格子状のソース電極10により、ゲート電界フラックスがソース電極の導電領域間の空間においてソース電極層を浸透し得る。電界フラックスは、ソース金属から半導体-絶縁体界面が露出した領域に電荷キャリアを引き込む。ゲート電極の電圧を調整することで、このような注入障壁を低くするための所要の電界を与える。【選択図】図4A

請求項（抜粋）：

電子デバイスの能動素子と結合したパターンを形成した導電層を具える電子デバイスであって、前記導電層が間隔を空けた導電領域の配列を規定するパターンを有することにより、前記デバイスを通る電流を増やし、薄膜トランジスタ構造を具えており、前記薄膜トランジスタが、半導体材料、ポリマー材料、多結晶シリコン、又はアモルファスシリコンでできたチャネルを有しており、前記トランジスタ構造が、同じ層において間隔を空けた関係で配置されたソース及びドレイン電極を具えた電界効果トランジスタ構造として構成され且つ動作可能であり、前記パターンを形成した導電層が、前記ソース及びドレイン電極間の前記トランジスタのチャネルに結合しており、前記導電層が、前記チャネル素子の下方の前記チャネル素子に沿った領域に間隔を空けた関係で配列された導電材料の島の配列の形式、前記チャネル素子の上方の前記チャネル素子に沿った領域に間隔を空けた関係で配列された導電材料の細長い領域の配列の形式、又は、前記チャネル素子の下方の前記チャネル素子に沿った領域に間隔を空けた関係で配列された導電材料の細長い領域の配列の形式であることを特徴とするデバイス。

IPC (2件)：

H01L 29/786 , H01L 21/336

FI (5件)：

H01L29/78 616S , H01L29/78 626A , H01L29/78 616K , H01L29/78 616V , H01L29/78 617N

Fターム (19件)：

5F110AA01 , 5F110AA07 , 5F110CC07 , 5F110CC09 , 5F110DD02 , 5F110EE08 , 5F110EE30 , 5F110FF01 , 5F110FF02 , 5F110GG02 , 5F110GG05 , 5F110GG13 , 5F110GG15 , 5F110HK01 , 5F110HK02 , 5F110HK32 , 5F110HK33 , 5F110HM04 , 5F110QQ01

引用特許：

審査官引用 (4件)

有機スイッチング素子およびその製造方法、並びに表示装置用スイッチング素子アレイ
公報種別：公開公報出願番号：特願2003-308032 出願人：富士写真フイルム株式会社
有機半導体素子
公報種別：公開公報出願番号：特願2002-265170 出願人：パイオニア株式会社
有機半導体デバイス及びその製造方法
公報種別：公開公報出願番号：特願2004-065095 出願人：キヤノン株式会社

全件表示

前のページに戻る