特許
J-GLOBAL ID：201303044741241078
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (6件)：
志賀 正武
, 高橋 詔男
, 渡邊 隆
, 鈴木 三義
, 西 和哉
, 村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2011-138459
公開番号（公開出願番号）：特開2013-008716
出願日： 2011年06月22日
公開日（公表日）： 2013年01月10日
要約：
【課題】製造工程におけるコストダウンを図ることができ、しかも、セルサイズを縮小化することができる半導体装置及びその製造方法を提供する。【解決手段】本発明のMOSFET11は、n型のSiC半導体基板12上に低濃度のn型のドレーン領域13が形成され、このドレーン領域13上に、p型のチャネル領域14が形成され、このチャネル領域14内に高濃度のn型のソース領域15が形成され、このソース領域15側の主面16にドレーン領域13に達するトレンチ17が形成され、トレンチ17内に絶縁膜18を介してゲート電極19が形成され、ソース領域15は、トレンチ17の側壁表面に、上記主面16からトレンチ17の所定深さまで該トレンチ17の深さ方向に延在するように形成され、ゲート電極19は、その上面位置がソース領域15の下端よりも上方かつ上記主面16よりも下方となるように形成されている。【選択図】図2
請求項（抜粋）：
第1導電型炭化ケイ素半導体基板上に、不純物濃度が前記第1導電型炭化ケイ素半導体基板より低濃度の第1の第1導電型炭化ケイ素半導体領域が形成され、該第1の第1導電型炭化ケイ素半導体領域上に第1の第2導電型炭化ケイ素半導体領域が形成され、該第1の第2導電型炭化ケイ素半導体領域内に、不純物濃度が前記第1の第1導電型炭化ケイ素半導体領域より高濃度の第2の第1導電型炭化ケイ素半導体領域が形成され、該第2の第1導電型炭化ケイ素半導体領域側の主面に前記第1の第1導電型炭化ケイ素半導体領域に達するトレンチが形成され、該トレンチ内に絶縁膜を介してゲート電極が形成された半導体装置において、
前記第2の第1導電型炭化ケイ素半導体領域は、前記トレンチの側壁表面に、前記主面から前記トレンチの所定深さまで該トレンチの深さ方向に延在するように形成され、
前記ゲート電極は、前記トレンチ内に導電材が埋め込まれ、該導電材の上面位置が前記第2の第1導電型炭化ケイ素半導体領域の下端よりも上方かつ前記主面よりも下方となるように形成されてなることを特徴とする半導体装置。
IPC (3件)：
H01L 29/12
, H01L 29/78
, H01L 21/336
H01L29/78 652T
, H01L29/78 653C
, H01L29/78 658A
, H01L29/78 652M
, H01L29/78 652B
