半導体集積回路

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願2013-143233
公開番号（公開出願番号）：特開2013-200938
出願日： 2013年07月09日
公開日（公表日）： 2013年10月03日
要約：

【課題】スタンバイ時の保持データ量の変化に対応すること。【解決手段】半導体集積回路は、ロジック回路logicと、複数のSRAMモジュール2、3を具備する。複数のSRAMモジュールは、ロジック回路と独立に電源制御が可能とされ、複数のSRAMモジュールの間で独立した電源制御が可能とされる。具体的には、各SRAMモジュールの電位制御回路の一方の端子arvssと他方の端子vssmはセルアレーcell_arrayとローカル電源線vssmに接続される。一方のSRAMモジュール2と他方のSRAMモジュール3とのローカル電源線vssmは、共有ローカル電源線vssm22によって共有されている。一方と他方のSRAMモジュール2、3の一方と他方の電源スイッチPWSW22、PWSW23とは、共有ローカル電源線vssm22に共通に接続される。【選択図】図11

請求項（抜粋）：

ロジック回路と、第1、第2および第3のSRAMモジュールとを具備する半導体集積回路であって、前記ロジック回路と前記第1のSRAMモジュールは第1のローカル電源線に共通に接続され、前記第2のSRAMモジュールは第2のローカル電源線に接続され、前記第1のローカル電源線は第1の電源スイッチを介して第1の電源線に接続され、前記第2のローカル電源線は第2の電源スイッチを介して第1の電源線に接続され、前記半導体装置は、前記第1の電源スイッチおよび前記第2の電源スイッチがオン状態となる第1の状態と、前記第1の電源スイッチがオフ状態、前記第2の電源スイッチがオン状態となる第2の状態と、前記第1の電源スイッチおよび前記第2の電源スイッチがオフ状態となる第3の状態とを持ち、前記第2の状態へ遷移する前に、前記第1のSRAMモジュールに保持されたデータは前記第2のSRAMモジュールあるいは前記第3のSRAMモジュールへ退避され、前記第3の状態へ遷移する前に、前記第2のSRAMモジュールに保持されたデータは前記第3のSRAMモジュールへ退避されることを特徴とする半導体集積回路。

IPC (2件)：

G11C 11/413 , G11C 11/412

FI (2件)：

G11C11/34 335A , G11C11/40 301

Fターム (15件)：

5B015HH01 , 5B015HH03 , 5B015HH04 , 5B015JJ03 , 5B015JJ05 , 5B015JJ32 , 5B015KA13 , 5B015KB62 , 5B015KB65 , 5B015KB73 , 5B015KB74 , 5B015NN06 , 5B015PP02 , 5B015PP08 , 5B015QQ01

引用特許：

出願人引用 (4件)

特開平4-038698
半導体装置
公報種別：公開公報出願番号：特願2001-324357 出願人：株式会社日立製作所
漏れ電流を減少した集積回路
公報種別：公表公報出願番号：特願2008-527203 出願人：ノベリクス・エルエルシー

全件表示

審査官引用 (4件)

特開平4-038698
半導体装置
公報種別：公開公報出願番号：特願2001-324357 出願人：株式会社日立製作所
漏れ電流を減少した集積回路
公報種別：公表公報出願番号：特願2008-527203 出願人：ノベリクス・エルエルシー

全件表示

前のページに戻る