特許
J-GLOBAL ID：201303046134757254
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (8件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 酒井 將行
, 荒川 伸夫
, 佐々木 眞人
, 野田 久登
公報種別：特許公報
出願番号（国際出願番号）：特願2001-162122
公開番号（公開出願番号）：特開2002-353328
特許番号：特許第4947849号
出願日： 2001年05月30日
公開日（公表日）： 2002年12月06日
請求項（抜粋）：
【請求項1】 下層金属層と、誘電体層と、上層金属層とが積層してなる容量素子と、所定領域に設けられる配線層と、前記下層金属層に第1ビアホールを介して接続される第1配線ラインと、前記上層金属層に第2ビアホールを介して接続される第2配線ラインと、前記配線層に第3ビアホールを介して接続される第3配線ラインと、を備える半導体装置であって、
前記下層金属層は、前記配線層と同一製造工程で形成された同一部材からなり、
前記第1配線ラインおよび前記第2配線ラインは、前記第1ビアホール、前記第2ビアホール、および前記第3ビアホールが同時に形成された後、前記第3配線ラインと同一製造工程で形成された同一部材からなり、
前記上層金属層は、前記誘電体層の上に設けられるAlCuを含む第1金属層と、前記第1金属層の上に設けられるTiNを含む第2金属層と、を有する、
半導体装置。
IPC (2件)：
H01L 27/04 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
