特許
J-GLOBAL ID:201303046890090913
導電性側壁スペーサを有する不揮発性メモリ装置及びその製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人三枝国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2012-213548
公開番号(公開出願番号):特開2013-033984
出願日: 2012年09月27日
公開日(公表日): 2013年02月14日
要約:
【課題】従来の窒化膜側壁を電荷トラップ媒体に利用する場合の信頼性劣化を改善した不揮発性メモリ装置を提供する。【解決手段】半導体基板21上のゲート絶縁膜22Aと、該ゲート絶縁膜上に順に積層して形成された第1電極膜23、第2電極膜24、及びハードマスク膜25を有するゲート100と、該ゲートの第1電極膜23及び第2電極膜24の両側壁に形成された一対の再酸化側壁スペーサ27と、該再酸化側壁スペーサ及びゲート100のハードマスク膜25の両側壁上に形成された一対の側壁スペーサ28Aと、一対の側壁スペーサ28A上に形成された、電荷を捕獲及び放出する一対の導電性側壁スペーサ29Bと、半導体基板21内に形成された一対のLDD領域26と、半導体基板21内に形成されたソース/ドレイン領域30とを備え、導電性側壁スペーサ29Bが、ゲート100及び側壁スペーサ28Aよりも低い高さを有する。【選択図】図4
請求項(抜粋):
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された第1電極膜と、前記第1電極膜上に形成された第2電極膜と、前記第2電極膜上に形成されたハードマスク膜とを備えて形成されたゲート構造と、
前記ゲート構造の前記第1電極膜及び前記第2電極膜の両側壁に形成された一対の再酸化側壁スペーサと、
一対の前記再酸化側壁スペーサ及び前記ゲート構造の前記ハードマスク膜の両側壁上に形成された一対の側壁スペーサと、
一対の前記側壁スペーサ上に形成された、電荷をトラップ及びディトラップする一対の導電性側壁スペーサと、
前記ゲート構造の両側壁、一対の前記側壁スペーサ、及び一対の前記導電性側壁スペーサの下の前記半導体基板内に形成された一対のLDD領域と、
前記ゲート構造の両側の、一対の前記導電性側壁スペーサの外側エッジ部を含む外側領域下の前記半導体基板内に形成された、前記LDD領域と接続するソース/ドレイン領域と、を備え、
前記導電性側壁スペーサが前記ゲート構造及び前記側壁スペーサよりも低い高さを有することを特徴とする不揮発性メモリ装置。
IPC (5件):
H01L 21/336
, H01L 29/788
, H01L 29/792
, H01L 21/824
, H01L 27/115
FI (2件):
H01L29/78 371
, H01L27/10 434
Fターム (64件):
5F083EP09
, 5F083EP14
, 5F083EP15
, 5F083EP18
, 5F083EP22
, 5F083EP24
, 5F083EP25
, 5F083EP26
, 5F083EP35
, 5F083EP48
, 5F083EP49
, 5F083EP63
, 5F083EP68
, 5F083EP75
, 5F083ER02
, 5F083ER13
, 5F083ER29
, 5F083ER30
, 5F083GA01
, 5F083GA06
, 5F083GA09
, 5F083GA21
, 5F083GA27
, 5F083JA02
, 5F083JA03
, 5F083JA04
, 5F083JA05
, 5F083JA19
, 5F083JA31
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083LA21
, 5F083MA03
, 5F083MA06
, 5F083MA20
, 5F083PR07
, 5F083PR10
, 5F083PR12
, 5F083PR33
, 5F083ZA21
, 5F101BA03
, 5F101BA14
, 5F101BA16
, 5F101BA19
, 5F101BA45
, 5F101BB02
, 5F101BB04
, 5F101BB08
, 5F101BC11
, 5F101BD07
, 5F101BD22
, 5F101BD33
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF01
, 5F101BF02
, 5F101BF03
, 5F101BF05
, 5F101BF09
, 5F101BH03
, 5F101BH16
引用特許:
前のページに戻る