電界効果型トランジスタ

発明者： , ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-254220
公開番号（公開出願番号）：特開2001-077218
出願日： 1999年09月08日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】待機時のトランジスタの閾値を動作時よりも高く変化させることができ、さらに、主電源を切ってもトランジスタが待機時または動作時のどちらであったのかを記憶している半導体装置を提供する。【解決手段】半導体基板10に形成されたチャネル形成領域と、ゲート絶縁膜20と、ゲート電極30aと、ゲート電極30aの両側部における半導体基板10中においてチャネル形成領域に隣接して形成されたソース・ドレイン領域11とを有する電界効果トランジスタにおいて、少なくともゲート電極30aのソース・ドレイン領域11側の一側面において電荷蓄積層を有しており、電荷蓄積層に蓄積される電荷に応じて、電界効果トランジスタの実効的なチャネル長を異ならせることができる構成とする。

請求項（抜粋）：

第1導電型の半導体層の一主面に形成されている第2導電型のドレイン領域及びソース領域と、上記半導体層の一主面に形成されている第1の絶縁膜と、上記半導体層の上記ドレイン領域と上記ソース領域との間におけるチャネル領域上の上記第1の絶縁膜上に形成されているゲート電極と、上記ゲート電極の上記ドレイン領域側又は上記ソース領域側の側面に形成されている第2の絶縁膜と、上記ドレイン領域又は上記ソース領域上の上記第1の絶縁膜上に上記第2の絶縁膜に接して形成されているフローティングゲートと、を有し、上記フローティングゲートに電荷を蓄積することにより実効的なチャネル長を変化させることができる電界効果型トランジスタ。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

Fターム (37件)：

5F001AA09 , 5F001AA21 , 5F001AA22 , 5F001AA32 , 5F001AA43 , 5F001AA61 , 5F001AA63 , 5F001AB02 , 5F001AB03 , 5F001AB04 , 5F001AC02 , 5F001AC03 , 5F001AD10 , 5F001AD62 , 5F001AF10 , 5F083EP14 , 5F083EP15 , 5F083EP55 , 5F083EP56 , 5F083EP57 , 5F083EP63 , 5F083EP68 , 5F083ER03 , 5F083ER04 , 5F083ER05 , 5F083ER06 , 5F083ER18 , 5F083ER21 , 5F083GA05 , 5F083JA04 , 5F083JA12 , 5F083JA53 , 5F083PR03 , 5F083PR12 , 5F083PR21 , 5F083PR33 , 5F083PR39

引用特許：

審査官引用 (15件)

特開平2-292869
特開平1-262669
特開昭62-144363

全件表示

前のページに戻る