特許
J-GLOBAL ID：201303057831512067
トレンチDMOSトランジスタセルの製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別：特許公報
出願番号（国際出願番号）：特願2001-524139
特許番号：特許第5122711号
出願日： 2000年09月11日
請求項（抜粋）：
【請求項1】 第1の伝導型の基板を準備するステップと、
上記基板上に第2の伝導型のボディ領域を形成するステップと、
少なくとも1つのトレンチを画定するマスク層を形成するステップと、
上記マスク層によって画定され、上記ボディ領域及び上記基板を通して延びるトレンチを形成するステップと、
上記トレンチの内壁を覆う絶縁層を形成するステップと、
上記トレンチ内に、上記絶縁層を覆う導電性電極を形成するステップと、
上記ボディ領域に、上記トレンチに隣接する第1の伝導型のソース領域を形成するステップとを有し、
上記トレンチを形成するステップは、該トレンチをエッチングするステップと、該トレンチを画定する上記マスク層を除去する前に該トレンチの側壁を犠牲酸化層によって平坦化するステップとを含み、
上記トレンチの内壁を覆う絶縁層を形成するステップは、CVDにより該トレンチ内に酸化層を堆積するステップを含み、
上記導電性電極を形成するステップは、上記トレンチ内に、上記絶縁層を覆うポリシリコンを堆積するステップを含み、
上記ポリシリコンを堆積するステップは、非ドープトポリシリコン層を堆積するステップと、その後にドープトポリシリコン層を堆積するステップとを含むことを特徴とするトレンチDMOSトランジスタセルの製造方法。
IPC (3件)：
H01L 29/78 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
H01L 29/78 653 A
, H01L 29/78 652 F
, H01L 29/78 652 K
, H01L 21/28 301 A
, H01L 29/78 658 A
, H01L 29/78 658 F
, H01L 29/78 658 G
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
