特許
J-GLOBAL ID:201303064933453037
半導体集積回路装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2013-122536
公開番号(公開出願番号):特開2013-232923
出願日: 2013年06月11日
公開日(公表日): 2013年11月14日
要約:
【課題】アンテナスイッチのスイッチング用トランジスタにSOI MOSFETを用いながら、高調波歪を大幅に低減する。【解決手段】アンテナスイッチの受信分路スルーMOSFETグループ13を構成するトランジスタ44〜48のドレイン-ゲート間の片方に静電容量素子54〜58を付加することにより、ソース-ゲート間とドレイン-ゲート間の電圧振幅が同じでなくなる。その結果、ソース-ドレイン間寄生容量の電圧依存は、電圧の極性に対して非対称となる。この非対称性は、同様の非対称性を有する信号歪を発生させるので、それを基板容量の電圧依存による2次高調波と同等の振幅と逆の位相を持つように設定することにより、2次高調波歪を打ち消すことができ、2次高調波歪を低減することができる。【選択図】図3
請求項(抜粋):
少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、少なくとも1つの受信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備えた半導体集積回路装置であって、
前記アンテナスイッチは、
前記アンテナ端子と前記送信端子との間に接続された第1のトランジスタ群と、
前記アンテナ端子と前記受信端子との間に接続された第2のトランジスタ群と、
前記送信端子と基準電位との間に接続された第3のトランジスタ群と、
前記受信端子と基準電位との間に接続された第4のトランジスタ群と、
第1の静電容量素子とを備え、
前記第1〜前記第4のトランジスタ群は、
1つ、または複数のトランジスタが直列接続された構成からなり、
前記第1の静電容量素子は、
容量値が電圧依存性を有し、前記第1〜前記第4のトランジスタ群を構成する少なくとも1つの前記トランジスタのソース-ドレイン間に接続されていることを特徴とする半導体集積回路装置。
IPC (8件):
H03K 17/693
, H03K 17/00
, H01L 21/822
, H01L 27/04
, H01L 21/823
, H01L 27/06
, H01L 27/08
, H01L 29/786
FI (7件):
H03K17/693 A
, H03K17/00 E
, H01L27/04 F
, H01L27/04 C
, H01L27/06 102A
, H01L27/08 331E
, H01L29/78 613Z
Fターム (50件):
5F038AC03
, 5F038AC04
, 5F038AC05
, 5F038AC14
, 5F038BH03
, 5F038BH19
, 5F038CA02
, 5F038DF17
, 5F038EZ06
, 5F038EZ20
, 5F048AC01
, 5F048AC10
, 5F048BA16
, 5F048BB02
, 5F048BB05
, 5F048BC02
, 5F048BF15
, 5F048BF16
, 5F048DA23
, 5F110AA30
, 5F110BB20
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE09
, 5F110EE25
, 5F110FF02
, 5F110GG02
, 5F110GG29
, 5F110GG32
, 5F110GG34
, 5F110HM04
, 5F110NN72
, 5J055AX25
, 5J055BX17
, 5J055CX24
, 5J055DX22
, 5J055DX61
, 5J055DX62
, 5J055DX72
, 5J055EY01
, 5J055EY10
, 5J055EY11
, 5J055EY21
, 5J055FX05
, 5J055FX12
, 5J055FX17
, 5J055GX01
, 5J055GX02
, 5J055GX06
引用特許: