特許
J-GLOBAL ID：201303065868978859

メモリシステム及びそれの動作方法

発明者：
朱 相▲ヒュン▼

朱 相▲ヒュン▼ について

, 
朴 起台

朴 起台 について

, 
尹 翔▲ヨン▼

尹 翔▲ヨン▼ について

, 
韓 真晩

韓 真晩 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (2件)： 渡邊 隆 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2012-139532
公開番号（公開出願番号）：特開2013-097786
出願日： 2012年06月21日
公開日（公表日）： 2013年05月20日
要約：
【課題】動作速度及び電力消耗を減らすことができるメモリシステム及びそれの動作方法が提供される。【解決手段】本発明の実施形態によるメモリシステムは不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されたメモリ制御器と、を含み、前記メモリ制御器は前記不揮発性メモリ装置から読み出されたデータのエラーの位置情報を含むエラーフラッグ情報を前記不揮発性メモリ装置へ提供する。【選択図】図1
請求項（抜粋）：
データを読み出し、エラー情報を受信し、前記受信したエラー情報にしたがって前記読み出しデータを訂正するように構成された不揮発性メモリ装置と、 前記読み出しデータを受信するように構成され、インターフェイスが前記受信したデータのエラービット位置に前記エラー情報を出力するように前記受信したデータのエラービットの位置を決定するユニットを有する制御器と、を含み、 前記エラー情報は、前記読み出されたデータのビットに対応したビットを含み、前記エラー情報のビットは前記読み出されたデータのビットのエラーを示すビットを含み、前記読み出されたデータのビットの値は前記エラー情報のビットの値にしたがって変更されるメモリシステム。
IPC (3件)：
G06F 12/16 ,  G11C 16/06 ,  G11C 16/02
FI (4件)：
G06F12/16 320F ,  G11C17/00 639C ,  G11C17/00 641 ,  G11C17/00 614
Fターム (24件)：
5B018GA02 ,  5B018HA14 ,  5B018KA21 ,  5B018MA23 ,  5B018NA06 ,  5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125CA04 ,  5B125DA03 ,  5B125DB02 ,  5B125DD03 ,  5B125DE08 ,  5B125DE14 ,  5B125DE16 ,  5B125DE17 ,  5B125DE20 ,  5B125EA05 ,  5B125EA10 ,  5B125EF02 ,  5B125EF04 ,  5B125EK10 ,  5B125FA01 ,  5B125FA10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM