特許
J-GLOBAL ID：201303078678897253

積層体の製造方法およびチップコンデンサ

発明者：
西原 宗和

西原 宗和 について

, 
新井 康司

新井 康司 について

, 
末次 大輔

末次 大輔 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (3件)： 青山 葆 ,  柴田 康夫 ,  鮫島 睦
公報種別：特許公報
出願番号（国際出願番号）：特願2001-078170
公開番号（公開出願番号）：特開2002-280258
特許番号：特許第4705256号
出願日： 2001年03月19日
公開日（公表日）： 2002年09月27日
請求項（抜粋）：
【請求項1】 真空雰囲気において、誘電体層を形成する工程と、形成した誘電体層上に金属薄層パターンを形成する工程とを含む、誘電体層および金属薄層パターンを積層することによって積層体を製造する方法において、 形成された金属薄層パターンおよび誘電体層を光学的に観察し、マージン幅または形成された金属薄層パターンの形状を計測するとともに、予め調べておいた金属薄層パターンおよび誘電体層の欠陥部分特有の光学特性を用いて、形成された金属薄層パターンおよび誘電体層の性状を判断し、層の形成の適否を判断することを特徴とする積層体の製造方法。
IPC (3件)：
H01G 4/30 ( 200 6.01) ,  H01G 4/18 ( 200 6.01) ,  H01G 13/00 ( 200 6.01)
FI (9件)：
H01G 4/30 311 Z ,  H01G 4/30 311 F ,  H01G 4/30 311 B ,  H01G 4/30 311 D ,  H01G 4/24 331 Z ,  H01G 4/18 311 B ,  H01G 4/18 311 C ,  H01G 13/00 391 J ,  H01G 13/00 391 G
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM