特許
J-GLOBAL ID：201303079294852496
半導体パッケージの製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
龍華国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2012-174235
公開番号（公開出願番号）：特開2012-256919
出願日： 2012年08月06日
公開日（公表日）： 2012年12月27日
要約：
【課題】バンプ層を形成させる工程を無くし、製造工程及びその時間を減らすことができる半導体パッケージ及び半導体パッケージの製造方法を提供する。【解決手段】半導体パッケージ100は、内側に収容空間が形成される回路基板110と、回路基板の収容空間に挿入される半導体チップ120と、半導体チップの一面にパターン状で形成され、回路基板のビア部116と直接接触され互いを電気的に連結するための電極パターン部130とを含むことができる。【選択図】図1
請求項（抜粋）：
内側に収容空間が形成される回路基板と、
上記回路基板の収容空間に挿入される半導体チップと、
上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部と直接接触されて互いに電気的に連結される電極パターン部と、
を含む半導体パッケージ。
IPC (1件)：
FI (2件)：
H01L23/12 N
, H01L23/12 501P
