特許
J-GLOBAL ID：201303090696816899

半導体基板の製造方法

発明者：
大槻 浩

大槻 浩 について

, 
柴田 巧

柴田 巧 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2012-116822
公開番号（公開出願番号）：特開2013-038388
出願日： 2012年05月22日
公開日（公表日）： 2013年02月21日
要約：
【課題】トレンチ内を結晶性の高いエピタキシャル膜で埋めることができ、特にpnコラムの形成に適する半導体基板の製造方法を提供する。【解決手段】ドライエッチングにより半導体基板10aにトレンチT1を形成するトレンチ形成工程と、120°C以下の低温で行うケミカルドライエッチング(CDE)またはウエットエッチングによりトレンチT1の表層部をエッチングして、第1ダメージ層D1を除去する第1ダメージ層除去工程と、半導体基板10aを非酸化性かつ非窒化性の雰囲気下において1050°C以上の高温で熱処理を行い、第1ダメージ層D1の下層に存在する第2ダメージ層D2の結晶性を回復する第2ダメージ層回復工程と、トレンチT1内にエピタキシャル膜3を形成して、トレンチT1をエピタキシャル膜3で埋め込むトレンチ埋め込み工程とを有してなる半導体基板10の製造方法とする。【選択図】図3
請求項（抜粋）：
ドライエッチングにより半導体基板にトレンチを形成するトレンチ形成工程と、 前記トレンチ形成工程の後、ケミカルエッチングにより前記トレンチの表層部を50nm以上エッチングして、熱処理では結晶性を回復できない第1ダメージ層を除去する第1ダメージ層除去工程と、 前記第1ダメージ層除去工程の後、前記半導体基板を非酸化性かつ非窒化性の雰囲気下において1050°C以上で熱処理を行い、前記第1ダメージ層の下層に存在する第2ダメージ層の結晶性を回復する第2ダメージ層回復工程とを有してなることを特徴とする半導体基板の製造方法。
IPC (4件)：
H01L 29/78 ,  H01L 21/306 ,  H01L 21/336 ,  H01L 29/06
FI (7件)：
H01L29/78 652H ,  H01L21/302 104C ,  H01L29/78 658G ,  H01L29/78 658E ,  H01L29/78 653A ,  H01L29/06 301D ,  H01L29/06 301V
Fターム (16件)：
5F004AA07 ,  5F004BA03 ,  5F004BA19 ,  5F004CA02 ,  5F004CA04 ,  5F004DA01 ,  5F004DA04 ,  5F004DA20 ,  5F004DA26 ,  5F004DA29 ,  5F004DB01 ,  5F004EA06 ,  5F004EA07 ,  5F004EA34 ,  5F004EB04 ,  5F004FA01
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM