特許
J-GLOBAL ID：200903099344493440

半導体ウエハの製造方法

発明者：
岸本 大輔

岸本 大輔 について

, 
岩本 進

岩本 進 について

, 
高橋 孝太

高橋 孝太 について

, 
上野 勝典

上野 勝典 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-197773
公開番号（公開出願番号）：特開2006-019610
出願日： 2004年07月05日
公開日（公表日）： 2006年01月19日
要約：
【課題】半導体基板に形成されたトレンチの内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる半導体ウエハの製造方法を提供する。【解決手段】第1導電型の半導体基板1にトレンチ4を形成する。トレンチ4の内壁を希フッ酸又はバッファードフッ酸によって洗浄し、次に純水洗浄、乾燥させる。この基板1をガス炉内に入れ、ガス炉内に水素のエッチングガスおよびHCl又はCl2のキャリアガスを供給して、トレンチ4内の露出面を数nm〜1μm程度エッチングし、トレンチ4内の露出面を清浄表面とする。また、このエッチングにより、トレンチ4を上に向かって開き気味の形状とする。このエッチング工程に連続して、水素雰囲気でのアニールを行い続いて炉内に、成長ガス、エッチングガス、ドーピングガスおよびキャリアガスを供給して、トレンチ4内に第2導電型の半導体6をエピタキシャル成長させ、トレンチ4を埋める。トレンチ4を上に向かって開き気味の形状とする代わりに、トレンチ4の側面を、ファセットを形成する面としてもよい。【選択図】 図6
請求項（抜粋）：
第1導電型の半導体基板の表面層に所望のパターンのトレンチを形成する工程と、 該トレンチ内を洗浄し、乾燥させる工程と、 ガス炉内で、該ガス炉内にエッチングガスを供給することにより、前記トレンチ内の露出面をエッチングする工程と、 前記エッチングが終了した後に、非酸化性及び非窒化性の雰囲気で熱処理し、続いて前記トレンチ内に第2導電型の半導体をエピタキシャル成長させて、前記トレンチを埋める工程と、 を含むことを特徴とする半導体ウエハの製造方法。
IPC (5件)：
H01L 21/20 ,  H01L 21/302 ,  H01L 29/06 ,  H01L 29/78 ,  H01L 21/336
FI (6件)：
H01L21/20 ,  H01L21/302 201A ,  H01L29/06 301D ,  H01L29/78 652H ,  H01L29/78 658E ,  H01L29/78 658G
Fターム (14件)：
5F004AA14 ,  5F004BA19 ,  5F004BD04 ,  5F004CA02 ,  5F004CA04 ,  5F004DA29 ,  5F004DB01 ,  5F004EA10 ,  5F004EB04 ,  5F004FA08 ,  5F052JA01 ,  5F052JA05 ,  5F052JA07 ,  5F052KA05
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM