特許
J-GLOBAL ID：201303096278721600

光半導体集積回路装置及びその製造方法

発明者：
植竹 理人

植竹 理人 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (4件)： 土井 健二 ,  林 恒徳 ,  眞鍋 潔 ,  柏谷 昭司
公報種別：公開公報
出願番号（国際出願番号）：特願2012-127415
公開番号（公開出願番号）：特開2013-251505
出願日： 2012年06月04日
公開日（公表日）： 2013年12月12日
要約：
【課題】 光半導体集積回路装置及びその製造方法に関し、半導体埋込層を選択成長する際の選択成長マスク上への被り成長の発生を防止する。【解決手段】 (100)面を主面とするIII-V族化合物半導体からなる半導体基板上に形成したメサ構造の近傍の平坦面に、メサ構造に対向するマスク端がメサ構造に沿って[011]方向に延びる平行部と、前記平行部から[0-11]方向に傾斜して伸びる傾斜部とを有するマスクを設けて選択成長を行いメサ構造を半導体埋込層で埋め込む。【選択図】 図1
請求項（抜粋）：
(100)面を主面とするIII-V族化合物半導体からなる半導体基板上に、少なくとも[011]方向に延在する光能動領域と該光能動領域の上方に設けた第1マスクとを含むメサ構造を形成する工程と、 前記メサ構造の上方に第1マスクを残したまま、前記メサ構造の近傍の平坦面に第2マスクを形成する工程と、 前記第1マスク及び前記第2マスクを選択成長マスクとして、前記メサ構造を半導体埋込層で埋め込む工程と、を有し、 前記平坦面に形成する前記第2マスクの前記メサ構造に対向するマスク端は、前記メサ構造に沿って[011]方向に延びる平行部と、前記平行部から[0-11]方向に傾斜して伸びる傾斜部とを有し、 前記メサ構造を半導体埋込層で埋め込む工程において、前記半導体埋込層の厚さが、前記メサ構造の近傍では厚く、前記第2マスクの[011]方向から[0-11]方向に向かって傾斜した延伸方向の部分で薄くなる成長量で埋め込むことを特徴とする光半導体集積回路装置の製造方法。
IPC (3件)：
H01L 31/10 ,  H01S 5/026 ,  H01S 5/227
FI (3件)：
H01L31/10 A ,  H01S5/026 618 ,  H01S5/227
Fターム (17件)：
5F049MB07 ,  5F049PA04 ,  5F049PA18 ,  5F049PA20 ,  5F049QA08 ,  5F049RA06 ,  5F049SS04 ,  5F173AB02 ,  5F173AD06 ,  5F173AD19 ,  5F173AH12 ,  5F173AH14 ,  5F173AP05 ,  5F173AP13 ,  5F173AP16 ,  5F173AP17 ,  5F173AR92
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM