特許
J-GLOBAL ID：201103024146197736

半導体光素子及びその製造方法

発明者：
植竹 理人

植竹 理人 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 伊東 忠彦 ,  山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2010-118667
公開番号（公開出願番号）：特開2011-249423
出願日： 2010年05月24日
公開日（公表日）： 2011年12月08日
要約：
【課題】斜めや曲線など、[011]方向成分以外の方向成分を含んで延設された積層構造体を有する半導体光素子において、埋め込み層の被り成長を抑制しつつ、ウェハ底面のバックグラウンド荒れを抑制する。【解決手段】半導体光素子は、(100)面を主面とする半導体基板上で[011]方向成分以外の方向成分を含んで延設されたメサ状の積層構造体と、前記積層構造体の両側の前記半導体基板上に配置され前記積層構造体と異なる高さを有する複数の突起と、前記前記積層構造体の両側面及び前記複数の突起の間を埋め込む埋め込み層と、を有し、前記埋め込み層は、前記積層構造体の両側の側面に位置する第1埋込部と、前記突起と突起の間を埋め込む第2埋込部とを含み、前記第1埋込層の断面積(又は堆積量)と、前記第2埋込部の断面積(又は堆積量)はほぼ等しい。【選択図】図3
請求項（抜粋）：
(100)面を主面とする半導体基板上で[011]方向成分以外の方向成分を含んで延設されたメサ状の積層構造体と、 前記積層構造体の両側の前記半導体基板上に配置され、前記積層構造体と異なる高さを有する複数の突起と、 前記積層構造体の両側面及び前記複数の突起と突起の間を埋める埋め込み層と、 を有し、前記埋め込み層は、前記積層構造体の両側の側面に位置する第1埋込部と、前記突起と突起の間を埋め込む第2埋込部とを含み、前記第1埋込部の断面積又は堆積量と、前記第2埋込部の断面積又は堆積量は等しいことを特徴とする半導体光素子。
IPC (1件)：
H01S 5/026
FI (1件)：
H01S5/026 616
Fターム (5件)：
5F173AA26 ,  5F173AD14 ,  5F173AP06 ,  5F173AP13 ,  5F173AP33
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM