特許
J-GLOBAL ID：201303096597728366

ゲート駆動回路

発明者：
川本 哲平

川本 哲平 について

, 
三浦 亮太郎

三浦 亮太郎 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 特許業務法人 サトー国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-031593
公開番号（公開出願番号）：特開2013-169102
出願日： 2012年02月16日
公開日（公表日）： 2013年08月29日
要約：
【課題】単一のゲート電圧制限回路を用いて短絡保護とゲート保護を可能にする。【解決手段】ゲート駆動回路6は、オン駆動開始直後の第1期間でクランプ信号Sc1、Sc2をH、LにしてIGBT5のゲート電圧VGを第1電圧V1以下に制限する。V1は、VCEによらずコレクタ電流が最大許容電流以下に制限される電圧である。第1期間での短絡判定が終了すると、第2期間に移行してクランプ信号Sc1、Sc2をL、Hにしてゲート電圧VGを第2電圧V2以下に制限する。V2は、IGBT5のゲート耐圧VGES以下の電圧である。電流制限回路11は、ゲート電圧VGがV1またはV2に達すると、スイッチ22をオフして、ゲート電圧供給経路16に流れる電流Ioを低減する。【選択図】図1
請求項（抜粋）：
オン指令が入力されると電源線からトランジスタのゲート端子に至るゲート電圧供給経路を導通させ、オフ指令が入力されると当該ゲート電圧供給経路を遮断するゲート制御回路と、 前記オン指令が入力されると、少なくとも前記トランジスタに故障判定基準値を超える電流が流れるか否かの判定が終了するまでの期間、前記トランジスタのゲート電圧を、前記トランジスタへの印加電圧にかかわらず前記トランジスタに流れる電流が最大許容電流以下になるように決められた第1電圧以下に制限し、その後、前記トランジスタのゲート電圧を、前記トランジスタのゲート耐圧以下に定められた第2電圧以下に制限するゲート電圧制限回路とを備えていることを特徴とするゲート駆動回路。
IPC (4件)：
H02M 1/08 ,  H02M 7/538 ,  H03K 17/08 ,  H03K 17/56
FI (4件)：
H02M1/08 A ,  H02M7/5387 Z ,  H03K17/08 Z ,  H03K17/56 Z
Fターム (42件)：
5H007AA06 ,  5H007AA17 ,  5H007BB06 ,  5H007CA01 ,  5H007CB05 ,  5H007DB03 ,  5H007FA03 ,  5H007FA13 ,  5H007FA18 ,  5H740AA03 ,  5H740BA11 ,  5H740BB05 ,  5H740HH05 ,  5H740KK01 ,  5H740MM12 ,  5J055AX32 ,  5J055AX53 ,  5J055AX55 ,  5J055AX64 ,  5J055BX16 ,  5J055CX07 ,  5J055CX20 ,  5J055CX28 ,  5J055DX09 ,  5J055DX55 ,  5J055EX07 ,  5J055EY01 ,  5J055EY04 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ03 ,  5J055EZ09 ,  5J055EZ25 ,  5J055EZ63 ,  5J055FX05 ,  5J055FX06 ,  5J055FX12 ,  5J055FX19 ,  5J055FX20 ,  5J055FX38 ,  5J055GX01 ,  5J055GX04
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM