文献

J-GLOBAL ID：201402277301242208   整理番号：14A0511888

10nm未満チャネル長までスケーリングした極薄チャネルMOSFETにおける準バリスティック輸送に及ぼすMOS界面の変形ポテンシャル増加の影響

The Impact of Increased Deformation Potential at MOS Interface on Quasi-Ballistic Transport in Ultrathin Channel MOSFETs Scaled down to Sub-10nm Channel Length

著者 (10件)： KOBA S. (Kobe Univ., Kobe, JPN) ,  ISHIDA R. (Kobe Univ., Kobe, JPN) ,  KUBOTA Y. (Kobe Univ., Kobe, JPN) ,  TSUCHIYA H. (Kobe Univ., Kobe, JPN) ,  TSUCHIYA H. (JST-CREST, Tokyo, JPN) ,  KAMAKURA Y. (Osaka Univ., Suita, JPN) ,  KAMAKURA Y. (JST-CREST, Tokyo, JPN) ,  MORI N. (Osaka Univ., Suita, JPN) ,  MORI N. (JST-CREST, Tokyo, JPN) ,  OGAWA M. (Kobe Univ., Kobe, JPN)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2013  ページ： 312-315  発行年： 2013年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二重ゲート(DG)-MOSFETにおけるバリスティック輸送は,チャネル長(L_ch)=10nmまでL_chのスケーリングによって増加する。しかし,L_chが10nmを超えてさらにスケーリングされると,表面ラフネス(SR)散乱が増加し,これがバリスティック輸送を劇的に劣化させる。SOI厚み(T_Si)に依存する変形ポテンシャル(D_ac)は,後方散乱係数(R)を増加させるが,L_chのRに及ぼす影響はそれほど重要ではない。超スケーリングDG-MOSFETのオン電流挙動は,基本的にはRによって決定され,従って,10nm未満領域でのRの劇的な増加を避けるためには,ゲート酸化膜界面の品質を改善する必要がある。低電圧動作もバリスティック輸送を増加することに貢献することを付け加える。モンテカルロ(MC)シミュレーション技術に基づいて本研究を行った。

シソーラス用語： *MOSFET ,  *バリスティック輸送 ,  *変形ポテンシャル ,  チャネル ,  キャリア移動度 ,  素子構造 ,  電流電圧特性 ,  ゲート【半導体】 ,  SOI構造 ,  後方散乱 ,  モンテカルロ法 ,  計算機シミュレーション ,  計算機利用 ,  利用

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (9件)： チャネル長 ,  スケーリング ,  極 ,  チャネル ,  MOSFET ,  準バリスティック輸送 ,  MOS ,  界面 ,  変形ポテンシャル