文献

J-GLOBAL ID：201402287382950541   整理番号：14A0898555

リング発振器を用いたLSIの劣化推定法

A method of LSI degradation estimation using ring oscillators

著者 (3件)： 池田龍史 (首都大学東京 大学院システムデザイン研究科) ,  三浦幸也 (首都大学東京 システムデザイン) ,  三浦幸也 (科学技術振興機構)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 99(DC2014 10-17)  ページ： 7-14  発行年： 2014年06月13日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ナノスケールのトランジスタではNegative Bias Temperature Instability(NBTI)やPositive Bias Temperature Instability(PBTI),Chanel Hot Carrier(CHC)と呼ばれる劣化現象がLSIの性能を低下させる主な要因となっている。これらの劣化現象によってトランジスタの動作速度が低下し,信号伝搬に遅延が生じることでLSIが誤動作してしまうという問題がある。本研究ではLSI内部に組み込んだ2種類のリング発振器の周期を用いてトランジスタ1個あたりの遅延の増加量を推定し,この値をもとにしてLSI内部で使用されるゲートの遅延時間を求め,その値を任意のパスに適用することにより測定回路を埋め込んでいないパスの劣化による伝搬遅延時間の増加を推定可能とした。また,劣化によって増加したトランジスタのしきい値についても推定可能にした。回路シミュレーションにより,LSI内部のパスの増加遅延時間を22.7%以内の誤差,トランジスタのしきい値の増加を0.6%以内の誤差で推定できることを確認した。(著者抄録)

シソーラス用語： *LSI【IC】 ,  不安定性 ,  熱安定性 ,  ホットキャリア ,  故障診断 ,  *遅れ ,  *時間測定 ,  劣化診断
準シソーラス用語： NBTI ,  PBTI ,  *伝搬遅延

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (15件)：

• W. Wang, V. Reddy, A.T. Krishnan, R. Vattikonda, S. Krishnan, and Y. Cao, “Compact modeling and simulation of circuit reliability for 65-nm CMOS technology,” IEEE Trans. Device and Material Reliability, vol.7, no.4, pp.509-517, December 2007.
• M. Denais, V. Huard, C. Parthasarathy, G. Ribes, F. Perrier, N. Revil, and A. Bravaix, “Interface trap generation and hole trapping under NBTI and PBTI in advanced CMOS technology with a 2-nm gate oxide,” IEEE Trans. Device and Materials Reliability, vol.4, no.4, pp.715-722, December 2004.
• S. Kupke, S. Knebel, G. Roll, S. Slesazeck, T. Mikolajick, G. Krause, and G. Kurz, “OFF-state induced threshold voltage relaxation after PBTI stress,” IEEE International Integrated Reliability Workshop Final Report, pp.95-98, October 2012.
• X. Wang, M. Tehranipoor, S. George, D. Tran, and L. Winemberg, “Design and analysis of a delay sensor applicable to process/environmental variations and aging measurements,” IEEE Trans. VLSI Systems, vol.20, no.8, pp.1405-1418, August 2012.
• M. Agarwal, B.C. Paul, M. Zhang, and S. Mitra “Circuit failure prediction and its application to transistor aging,” Proc. IEEE VLSI Test Symp., pp277-286, May 2007.

タイトルに関連する用語 (3件)： リング発振器 ,  LSI ,  推定法