特許
J-GLOBAL ID：201403000576647374

画像処理装置、撮像装置

発明者：
石 武志

石 武志 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2012-233686
公開番号（公開出願番号）：特開2014-086845
出願日： 2012年10月23日
公開日（公表日）： 2014年05月12日
要約：
【課題】メモリに対するアクセス数を低減すること【解決手段】水平歪み補正部21aは、2つの入力画素の画像データを線形補間して1つの出力画素の画像データを生成する。垂直歪み補正部22は、2つの入力画素の画像データを線形補間して1つの出力画素の画像データを生成する。垂直歪み補正部22は、格子ブロック座標に基づいて生成された垂直補正範囲値に基づいて、バーストサイズの画像データをメモリ42から読み出し、内部バッファに格納する。そして、内部バッファに格納し複数ラインの画像データのうち、2つのラインを選択し、選択した2つのラインに含まれ、補間処理後に出力する画素に応じた座標値(出力水平座標値)の画像データを補間係数に従って線形補間処理し、処理後の画像データを生成する。【選択図】図1
請求項（抜粋）：
画像処理装置であって、 撮像した1フレームの画像データの第1の方向に隣接する2つの入力画素に基づいて1つの第1出力画素を生成する第1の歪み補正部と、 前記第1の方向と異なる第2の方向に隣接する2つの前記第1出力画素に基づいて1つの第2出力画素を生成し、前記第2出力画素をメモリに格納する第2の歪み補正部と を含み、 前記第2の歪み補正部は、前記1フレームの画像を分割した複数の格子ブロックの各頂点の格子ブロック座標に基づいて、前記第2出力画素の座標値に対応した入力座標及び補間係数を生成し、前記第1の方向に連続し前記メモリに対する1回のアクセスにおける転送量に応じた複数の前記第1出力画素を含み前記第1の方向に連続し前記メモリに対する1回のアクセスにおける転送量に応じた複数の第2出力画素に対応する前記第1出力画素の座標値に基づく複数の分割ラインを記憶部に記憶し、前記複数の第2出力画素に対応した前記入力座標に基づいて、前記記憶部から前記第2の方向に隣接する2つの前記第1出力画素を順次読み出し、該読み出した2つの前記第1出力画素を前記補間係数に基づいて線形補間処理して前記第2出力画素を生成すること、 を特徴とする画像処理装置。
IPC (3件)：
H04N 5/232 ,  G06T 3/00 ,  H04N 1/40
FI (3件)：
H04N5/232 Z ,  G06T3/00 200 ,  H04N1/40 101Z
Fターム (26件)：
5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB08 ,  5B057CB12 ,  5B057CB16 ,  5B057CD06 ,  5B057CD12 ,  5B057CH11 ,  5B057CH16 ,  5C077LL02 ,  5C077MP01 ,  5C077NP02 ,  5C077PP59 ,  5C077PQ25 ,  5C077RR19 ,  5C077SS07 ,  5C122EA12 ,  5C122EA32 ,  5C122EA33 ,  5C122EA68 ,  5C122FH04 ,  5C122FH05 ,  5C122FH06 ,  5C122GA23 ,  5C122HB01
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM