特許

J-GLOBAL ID：201403010888874292

半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

発明者： 佐野 敦 ,  ▲ひろせ▼ 義朗
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 特許業務法人アイ・ピー・ウィン
公報種別：公開公報
出願番号（国際出願番号）：特願2013-025382
公開番号（公開出願番号）：特開2014-154809
出願日： 2013年02月13日
公開日（公表日）： 2014年08月25日
要約：

【課題】低温領域において、HFに対する耐性が高く、誘電率の低い薄膜を、高い生産性で形成する。【解決手段】基板に対して硼素およびハロゲン基を含む第1の原料ガスを供給することで、硼素およびハロゲン基を含む第1の層を形成する工程と、基板に対して所定元素およびアミノ基を含む第2の原料ガスを供給することで、第1の層を改質して、所定元素、硼素、炭素および窒素を含む第2の層を形成する工程と、をこの順に行うサイクルを所定回数行うことで、基板上に、所定元素、硼素、炭素および窒素を含む薄膜を形成する。【選択図】図4

請求項（抜粋）：

基板に対して硼素およびハロゲン基を含む第1の原料ガスを供給することで、硼素およびハロゲン基を含む第1の層を形成する工程と、 前記基板に対して所定元素およびアミノ基を含む第2の原料ガスを供給することで、前記第1の層を改質して、前記所定元素、硼素、炭素および窒素を含む第2の層を形成する工程と、 をこの順に行うサイクルを所定回数行うことで、前記基板上に、前記所定元素、硼素、炭素および窒素を含む薄膜を形成する工程を有する半導体装置の製造方法。

IPC (5件)：

H01L 21/318 ,  H01L 21/31 ,  H01L 29/78 ,  H01L 21/336 ,  C23C 16/42

FI (4件)：

H01L21/318 B ,  H01L21/31 B ,  H01L29/78 301G ,  C23C16/42

Fターム (43件)：

4K030AA02 ,  4K030AA03 ,  4K030AA06 ,  4K030AA09 ,  4K030AA13 ,  4K030AA18 ,  4K030BA26 ,  4K030BA29 ,  4K030BA35 ,  4K030BA41 ,  4K030CA04 ,  4K030CA12 ,  4K030EA01 ,  4K030FA01 ,  4K030FA10 ,  4K030LA02 ,  4K030LA15 ,  5F045AA04 ,  5F045AA08 ,  5F045AB31 ,  5F045AC03 ,  5F045AC07 ,  5F045AC12 ,  5F045BB08 ,  5F045DP19 ,  5F045DQ05 ,  5F045EE19 ,  5F058BC08 ,  5F058BC10 ,  5F058BD10 ,  5F058BD13 ,  5F058BF06 ,  5F058BF07 ,  5F058BF24 ,  5F058BF27 ,  5F058BF30 ,  5F058BF37 ,  5F058BJ02 ,  5F058BJ07 ,  5F140AA40 ,  5F140BG08 ,  5F140BG11 ,  5F140BG48

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法及び基板処理装置
  公報種別：公開公報   出願番号：特願2009-167742   出願人：株式会社日立国際電気
• 成膜方法および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2009-102066   出願人：エルピーダメモリ株式会社
• 成膜方法、成膜装置及び記憶媒体
  公報種別：公開公報   出願番号：特願2008-309157   出願人：東京エレクトロン株式会社