特許
J-GLOBAL ID:201103054021286547

半導体装置の製造方法及び基板処理装置

発明者:
出願人/特許権者:
代理人 (4件): 油井 透 ,  阿仁屋 節雄 ,  清野 仁 ,  福岡 昌浩
公報種別:公開公報
出願番号(国際出願番号):特願2009-167742
公開番号(公開出願番号):特開2011-023576
出願日: 2009年07月16日
公開日(公表日): 2011年02月03日
要約:
【課題】 成膜温度を低下させ、成膜速度を増大させる。【解決手段】 基板を収容した処理室内にシリコン含有ガスとボロン含有ガスとを供給して基板上にシリコン含有及びボロン含有膜を形成するシリコン含有及びボロン含有膜形成工程と、大気圧未満の圧力に設定した処理室内に酸素含有ガスと水素含有ガスとを供給して基板上に形成したシリコン含有及びボロン含有膜をボロン及びシリコン含有酸化膜に改質するシリコン含有及びボロン含有膜改質工程と、を有する。【選択図】図3
請求項(抜粋):
基板を収容した処理室内にシリコン含有ガスとボロン含有ガスとを供給して前記基板上にシリコン含有及びボロン含有膜を形成するシリコン含有及びボロン含有膜形成工程と、 大気圧未満の圧力に設定した前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板上に形成した前記シリコン含有及びボロン含有膜をボロン含有及びシリコン含有酸化膜に改質するシリコン含有及びボロン含有膜改質工程と、 を有し、 前記シリコン含有及びボロン含有膜形成工程と、前記シリコン含有及びボロン含有膜改質工程と、を1サイクルとして前記サイクルを1回以上行う、 ことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/316 ,  C23C 16/24 ,  H01L 21/31
FI (3件):
H01L21/316 P ,  C23C16/24 ,  H01L21/31 B
Fターム (43件):
4K030AA03 ,  4K030AA20 ,  4K030BA29 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030FA10 ,  4K030HA03 ,  4K030LA15 ,  5F045AA03 ,  5F045AA06 ,  5F045AA15 ,  5F045AA20 ,  5F045AB03 ,  5F045AB32 ,  5F045AC01 ,  5F045AC19 ,  5F045BB01 ,  5F045BB07 ,  5F045BB08 ,  5F045BB09 ,  5F045DP19 ,  5F045EE13 ,  5F045EE15 ,  5F045EE17 ,  5F045EE19 ,  5F045EE20 ,  5F045HA16 ,  5F045HA23 ,  5F058BA04 ,  5F058BA06 ,  5F058BA09 ,  5F058BA10 ,  5F058BC02 ,  5F058BC04 ,  5F058BF23 ,  5F058BF29 ,  5F058BF32 ,  5F058BG01 ,  5F058BG02 ,  5F058BG03 ,  5F058BG04 ,  5F058BH03
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る