特許

J-GLOBAL ID：201403011838766096

スピンMOSFETおよびリコンフィギャラブルロジック回路

発明者： 斉 藤 好 昭 ,  杉 山 英 行 ,  井 口 智 明 ,  丸 亀 孝 生 ,  石 川 瑞 恵
出願人/特許権者： 株式会社東芝
代理人 (5件)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明
公報種別：特許公報
出願番号（国際出願番号）：特願2011-110627
公開番号（公開出願番号）：特開2011-223010
特許番号：特許第5421325号
出願日： 2011年05月17日
公開日（公表日）： 2011年11月04日
請求項（抜粋）：

【請求項1】 第1領域と、前記第1領域と異なる第2領域とを有する下地層と、 前記下地層の前記第1および第2領域のうちの前記第1領域上に設けられた磁化の向きが膜面に垂直でかつ不変な第1強磁性層と、 前記第1強磁性層上に設けられたチャネルとなる半導体層と、 前記半導体層上に設けられた、磁化の向きが膜面に垂直でかつ可変な第2強磁性層と、 前記第2強磁性層上に設けられた第1トンネルバリアと、 前記第1トンネルバリア上に設けられた、磁化の向きが膜面に垂直かつ不変で前記第1強磁性層の磁化の向きと反平行な第1強磁性膜を有する第3強磁性層と、 前記半導体層の側面に設けられたゲート絶縁膜と、 前記下地層の前記第2領域上に、前記ゲート絶縁膜に対して前記半導体層と反対側に位置するように設けられたゲート電極と、 を備えているスピンMOSFET。

IPC (4件)：

H01L 29/66 ( 200 6.01) ,  H01L 29/82 ( 200 6.01) ,  H01L 43/08 ( 200 6.01) ,  H03K 19/173 ( 200 6.01)

FI (4件)：

H01L 29/66 Z ,  H01L 29/82 Z ,  H01L 43/08 Z ,  H03K 19/173

引用特許：

審査官引用 (4件)

• 縦型スピントランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2007-058782   出願人：株式会社東芝
• スピンFET、磁気抵抗効果素子及びスピンメモリ
  公報種別：公開公報   出願番号：特願2007-079966   出願人：株式会社東芝
• 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
  公報種別：公開公報   出願番号：特願2007-094625   出願人：株式会社東芝
• スピンMOSFET
  公報種別：公開公報   出願番号：特願2006-244656   出願人：株式会社東芝