特許
J-GLOBAL ID：201403012932000400
データ伝送回路及びデータ伝送方法
発明者：
出願人/特許権者：
代理人 (4件)：
小林 久夫
, 安島 清
, 高梨 範夫
, 山東 元希
公報種別：公開公報
出願番号（国際出願番号）：特願2013-028661
公開番号（公開出願番号）：特開2014-158197
出願日： 2013年02月18日
公開日（公表日）： 2014年08月28日
要約：
【課題】データの正負で処理を分岐させることなくデータのビット数を圧縮することができるデータ伝送回路を提供する。【解決手段】負数を2の補数で表現した整数データが複数入力され、入力された各整数データに対応する各ビット列について最上位ビット21と同符号で連続する同符号ビットの連続数を検出する同符号連続検出回路11と、各ビット列の連続数の中から最小連続数である最小値nを検出する最小値検出回路12と、各ビット列のそれぞれに対し、第1の値から最小値nを減じたビット数だけ右へ算術シフトし、最下位ビットから少なくとも有効桁数分のビットを抽出して最小値nをビットで表したものと結合するビット変換回路13と、を備えた。【選択図】図2
請求項（抜粋）：
負数を2の補数で表現した整数データが複数入力され、入力された各整数データに対応する各ビット列について最上位ビットと同符号で連続する同符号ビットの連続数を検出する同符号連続検出回路と、
前記各ビット列の連続数の中から最小連続数である最小値nを検出する最小値検出回路と、
前記各ビット列のそれぞれに対し、第1の値から前記最小値nを減じたビット数だけ右へ算術シフトし、最下位ビットから少なくとも有効桁数分のビットを抽出して前記最小値nをビットで表したものと結合するビット変換回路と、を備えた
ことを特徴とするデータ伝送回路。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5J064AA02
, 5J064BA08
, 5J064BD02
, 5J064BD03
