半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：工藤実
公報種別：特許公報
出願番号（国際出願番号）：特願2012-150643
公開番号（公開出願番号）：特開2012-238377
特許番号：特許第5590510号
出願日： 2012年07月04日
公開日（公表日）： 2012年12月06日
請求項（抜粋）：

【請求項1】行列に並べられたメモリセルを備えるメモリセルアレイと、センスアンプ回路とを具備し、前記メモリセルのそれぞれは、データを記憶する少なくとも一の磁気抵抗素子と、前記磁気抵抗素子に電流が流されることによって生成される電位が供給される第1トランジスタとを備え、前記メモリセルアレイには、 n個(n≧2)の前記メモリセル毎に一本設けられる、それぞれが前記n個(n≧2)の前記メモリセルに接続された複数のサブビット線と、それぞれが、対応する前記サブビット線を介して前記n個の前記メモリセルと接続され、前記磁気抵抗素子に電流が流されることによって生成される電位を増幅する複数の増幅回路と、前記複数の増幅回路と前記センスアンプ回路とをそれぞれに接続する複数のメインビット線とが配置され、前記メモリセルのそれぞれの前記第1トランジスタは、前記電位がゲートに供給され、ソースが接地され、ドレインが対応する前記サブビット線に直接に接続され、前記複数の増幅回路のうち、入力されるアドレスに対応して選択されるメモリセルと接続される増幅回路が選択され、前記増幅回路のそれぞれは、前記サブビット線と電源端子の間に接続された、ダイオード接続された第2トランジスタ又は抵抗素子と、前記選択されるメモリセルに応じて、対応する前記サブビット線の電位を対応する前記メインビット線に伝達する選択トランジスタとを含み、前記センスアンプ回路は、選択された前記増幅回路の出力に応答して、前記磁気抵抗素子に記憶された前記データを識別する半導体記憶装置。

IPC (1件)：

G11C 11/15 ( 200 6.01)

FI (2件)：

G11C 11/15 150 , G11C 11/15 110

引用特許：

審査官引用 (8件)

薄膜磁性体記憶装置
公報種別：公開公報出願番号：特願2000-393213 出願人：三菱電機株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願2003-026664 出願人：ソニー株式会社
磁気装置および磁性体素子
公報種別：公開公報出願番号：特願平10-058244 出願人：株式会社東芝

全件表示

前のページに戻る