特許
J-GLOBAL ID：201403047362203661

変数更新装置、変数更新システム、変数更新方法、変数更新プログラム、変換プログラム、及びプログラム変更検証システム

発明者：
新井 正樹

新井 正樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (3件)： 中島 淳 ,  加藤 和詳 ,  福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2013-112017
公開番号（公開出願番号）：特開2014-232369
出願日： 2013年05月28日
公開日（公表日）： 2014年12月11日
要約：
【課題】キャッシュメモリのキャッシュセット毎のプロファイルデータを取得する。【解決手段】配列Xのバイトアドレスを求め、m0に代入する(92)。アドレスm0のキャッシュセット番号を求め、e0に代入する(92)。キャッシュセット番号e0がプロファイルデータ取得処理が担当するセット番号sであるか否かを判断する(94)。キャッシュセット番号e0がプロファイルデータ取得処理が担当するセット番号sである場合には、配列Xのバイトアドレスに対応するタグ情報が、記憶部に記憶されているか否か判断し、当該タグ情報が記憶部に記憶されている場合(ヒット)、ヒット変数を1カウントアップし、当該タグ情報が記憶部に記憶されていない場合(ミス)には、ミス変数を1カウントアップしかつ当該タグ情報を記憶部に記憶して、次の配列Xの次のデータに対して同様の処理を実行する。ヒット変数及びミス変数から、プロファイルデータが得られる。【選択図】図5
請求項（抜粋）：
記憶領域であるキャッシュセットを複数個備えたキャッシュメモリのキャッシュセットの何れかに各々対応する主メモリの複数のメモリ領域の何れかに各々対応付けられた複数のデータの各データを判定対象データとして、当該判定対象データに対応するキャッシュセットが、予め選択されたキャッシュセットであるか否かを判定する判定部と、 前記予め選択されたキャッシュセットに対応して設けられ、当該選択されたキャッシュセットに対応するメモリ領域のアドレス情報を記憶する記憶部と、 前記判定部により前記対応するキャッシュセットが前記予め選択されたキャッシュセットであると判定された場合、(1)前記判定対象データに対応する前記メモリ領域のアドレス情報が前記記憶部に記憶されていることを示すヒット、及び、(2)前記判定対象データに対応する前記メモリ領域のアドレス情報が前記記憶部に記憶されていないことを示すミス、の何れが生じたかを判断する判断部と、 前記判断部によりミスが生じたと判断された場合に、ミスの回数を示すミス変数を更新しかつ前記記憶部に前記アドレス情報を記憶させる第1の処理、及び、前記ヒットが生じたと判断された場合に、ヒットの回数を示すヒット変数を更新する第2の処理の少なくとも一方を行う処理部と、 を備えた変数更新装置。
IPC (2件)：
G06F 11/34 ,  G06F 12/08
FI (3件)：
G06F11/34 S ,  G06F12/08 543B ,  G06F12/08 559C
Fターム (10件)：
5B005JJ11 ,  5B005LL14 ,  5B005MM01 ,  5B005TT02 ,  5B005VV04 ,  5B042GA15 ,  5B042GA33 ,  5B042HH20 ,  5B042MA04 ,  5B042MC25
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM