特許
J-GLOBAL ID：201403047753418093

半導体装置

発明者：
中村 美保

中村 美保 について

, 
福田 悦幸

福田 悦幸 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝マテリアル株式会社

東芝マテリアル株式会社 について


代理人 (1件)： 特許業務法人サクラ国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-193144
公開番号（公開出願番号）：特開2013-016838
特許番号：特許第5417505号
出願日： 2012年09月03日
公開日（公表日）： 2013年01月24日
請求項（抜粋）：
【請求項1】セラミックス配線基板と、前記セラミックス配線基板上に電気的および機械的に接続された半導体素子とを具備する半導体装置であって、 前記セラミックス配線基板は、 窒化アルミニウム質焼結体製セラミックス基板と、 前記セラミックス基板の表面に順に積層された下地金属層、第1の拡散防止層および第1のAu層を有する配線部と、前記配線部上に形成され、順に積層された第2の拡散防止層、空孔抑制層および少なくともSnを15〜99.3質量%含むSn合金半田層を有する接続部とを備える配線層と を具備し、 前記下地金属層はTiからなり、 前記第1および第2の拡散防止層は、Ptまたはこれを基とする合金からなり、前記第1の拡散防止層は0.1μm以上0.4μm以下の範囲の厚さを有し、前記第2の拡散防止層は0.05μm以上1μm以下の範囲の厚さを有し、かつ前記第2の拡散防止層はその外周部が前記半田層の端部から1μm以上100μm以下の範囲ではみ出した形状であり、 前記空孔抑制層は、AuまたはAuを85質量%以上含むAu-Sn合金からなり、30nm以上500nm以下の範囲の厚さを有し、 前記半田層はAu、Ag、Al、Bi、およびCuから選ばれる少なくとも1種を含むSn合金からなり、かつ1μm以上5μm以下の範囲の厚さを有し、 前記半導体素子は前記半田層からなる接合層を介して前記セラミックス配線基板に接続され、前記接合層の内部には空孔が無く、かつ前記半導体素子の接合強度は1428kgf以上であることを特徴とする半導体装置。
IPC (3件)：
H01L 21/52 ( 200 6.01) ,  H01L 23/14 ( 200 6.01) ,  H05K 1/09 ( 200 6.01)
FI (3件)：
H01L 21/52 B ,  H01L 23/14 M ,  H05K 1/09 C
引用特許：
出願人引用 (3件) 審査官引用 (2件)
  • 配線基板
    公報種別：公開公報   出願番号：特願2001-050985   出願人：京セラ株式会社
  • サブマウントおよび半導体装置
    公報種別：公開公報   出願番号：特願2002-040436   出願人：住友電気工業株式会社

前のページに戻る

TOP

BOTTOM