実装方法

発明者： , , ,
出願人/特許権者：
代理人 (4件)：西川惠清 , 坂口武 , 北出英敏 , 仲石晴樹
公報種別：公開公報
出願番号（国際出願番号）：特願2012-176279
公開番号（公開出願番号）：特開2014-036103
出願日： 2012年08月08日
公開日（公表日）： 2014年02月24日
要約：

【課題】タクトタイムの短縮化を図ることが可能な実装方法を提供する。【解決手段】基板1上に複数個のチップ2を実装する実装方法は、基板1に各チップ2の各々を仮接合する仮接合工程と、基板1に仮接合された各チップ2の各々を基板1に本接合する本接合工程とを備える。仮接合工程は、第1ステップと第2ステップとからなる第1基本工程を、基板1に実装するチップ2の数だけ繰り返す。第1ステップは、基板1の第1金属層11とチップ2の第2金属層21とを位置合わせする。第2ステップは、第2金属層21と第1金属層11とを固相拡散接合することで仮接合する。本接合工程は、第3ステップと第4ステップとからなる第2基本工程を、基板1上のチップ2の数だけ繰り返す。第3ステップは、基板1に仮接合されているチップ2の位置を認識する。第4ステップは、第2金属層21と第1金属層11とを液相拡散接合することで本接合する。【選択図】図1

請求項（抜粋）：

基板上に複数個のチップを実装する実装方法であって、前記基板に前記各チップの各々を仮接合する仮接合工程と、前記基板に仮接合された前記各チップの各々を前記基板に本接合する本接合工程とを備え、前記仮接合工程は、前記基板の第1金属層と前記チップの第2金属層とを位置合わせする第1ステップと、前記第1ステップの後に前記チップ側から加圧して前記チップの前記第2金属層と前記基板の前記第1金属層とを固相拡散接合することで前記基板に前記チップを仮接合する第2ステップとからなる第1基本工程を、前記基板に実装する前記チップの数だけ繰り返し、前記本接合工程では、前記基板に仮接合されている前記チップの位置を認識する第3ステップと、前記第3ステップの後に前記チップ側から加圧して前記チップの前記第2金属層と前記基板の前記第1金属層とを液相拡散接合することで前記チップを前記基板に本接合する第4ステップとからなる第2基本工程を、前記基板上の前記チップの数だけ繰り返すことを特徴とする実装方法。

IPC (5件)：

H01L 25/18 , H01L 25/04 , B23K 20/00 , B23K 20/10 , H01L 21/52

FI (5件)：

H01L25/04 Z , B23K20/00 310L , B23K20/00 310M , B23K20/10 , H01L21/52 C

Fターム (27件)：

4E167AA09 , 4E167AA18 , 4E167AA21 , 4E167AB01 , 4E167AD01 , 4E167AD09 , 4E167AD10 , 4E167BA05 , 4E167BA07 , 4E167BA09 , 4E167BE00 , 4E167BE10 , 4E167CA10 , 4E167CA17 , 4E167CA21 , 4E167CB01 , 4E167CB03 , 4E167CB04 , 4E167DA04 , 4E167DA05 , 5F047AA00 , 5F047BA12 , 5F047BA14 , 5F047BA19 , 5F047BB07 , 5F047BB18 , 5F047BB19

引用特許：

審査官引用 (6件)

半導体装置の製造方法及び半導体製造装置
公報種別：公開公報出願番号：特願2009-210551 出願人：株式会社東芝
電子部品の実装方法および装置
公報種別：公開公報出願番号：特願2006-111850 出願人：株式会社ルネサステクノロジ
特開昭53-020859

全件表示

前のページに戻る