特許
J-GLOBAL ID：201403057017970698
電気特性抽出方法及び装置
発明者：
出願人/特許権者：
代理人 (3件)：
伊東 忠重
, 伊東 忠彦
, 山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2012-166269
公開番号（公開出願番号）：特開2014-026463
出願日： 2012年07月26日
公開日（公表日）： 2014年02月06日
要約：
【課題】 本発明の課題は、複数の半導体チップを搭載した半導体パッケージを精度良くモデル化することを目的とする。【解決手段】 上記課題は、コンピュータによって実行される電気特性抽出方法であって、記憶部に格納された、仮想グランド面が挿入されたシリコンインタポーザ上に複数のチップを単層で配置した半導体パッケージに関するシミュレーションデータを読み込み、前記仮想グランド面のインダクタンス値を抽出して前記記憶部に格納し、前記複数のチップ間を接続する信号線と前記仮想グランド面のインダクタンス値を抽出して前記記憶部に格納し、前記第2のインダクタンス値から前記第1のインダクタンス値を差し引くことによって該第2のインダクタンス値を補正して、前記複数のチップ間の信号線のインダクタンス値を取得することにより達成される。【選択図】 図6
請求項（抜粋）：
コンピュータによって実行される電気特性抽出方法であって、
記憶部に格納された、仮想グランド面が挿入されたシリコンインタポーザ上に複数のチップを単層で配置した半導体パッケージに関するシミュレーションデータを読み込み、
前記仮想グランド面の第1のインダクタンス値を抽出して前記記憶部に格納し、
前記複数のチップ間を接続する信号線と前記仮想グランド面の第2のインダクタンス値を抽出して前記記憶部に格納し、
前記記憶部から前記第1のインダクタンス値と前記第2のインダクタンス値とを読み込んで、該第2のインダクタンス値から該第1のインダクタンス値を差し引くことによって該第2のインダクタンス値を補正して、前記複数のチップ間の信号線のインダクタンス値を取得する
ことを特徴とする電気特性抽出方法。
IPC (1件)：
FI (2件)：
G06F17/50 666L
, G06F17/50 666V
5B046AA08
, 5B046BA03
, 5B046JA10
