特許
J-GLOBAL ID：201403060939188906

半導体装置及びその製造方法

発明者：
岡本 直哉

岡本 直哉 について

, 
遠藤 浩

遠藤 浩 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願2013-058336
公開番号（公開出願番号）：特開2014-183282
出願日： 2013年03月21日
公開日（公表日）： 2014年09月29日
要約：
【課題】窒化物系化合物半導体を用いたトランジスタの製造歩留まりを向上しうる半導体装置及びその製造方法を提供する。【解決手段】半導体基板上に、電子走行層と、AlGaN又はInAlNよりなる電子供給層と、GaNよりなる第1の保護層と、InAlNよりなる第2の保護層とを形成し、第2の保護層に電子供給層に達する第1の開口部を形成し、第1の開口部が形成された第2の保護層をマスクとして第1の保護層を等方的にエッチングし、第1の保護層に、電子供給層に達し、第1の開口部よりも開口径の大きい第2の開口部を形成した後に、第1の開口部及び第2の開口部を介して電子供給層に接続され、第2の保護層上に延在するゲート電極を形成する。【選択図】図1
請求項（抜粋）：
半導体基板上に、電子走行層を形成する工程と、 前記電子走行層上に、AlGaN又はInAlNよりなる電子供給層を形成する工程と、 前記電子供給層上に、GaNよりなる第1の保護層を形成する工程と、 前記第1の保護層上に、InAlNよりなる第2の保護層を形成する工程と、 前記第2の保護層に、前記電子供給層に達する第1の開口部を形成する工程と、 前記第1の開口部が形成された前記第2の保護層をマスクとして、前記第1の保護層を等方的にエッチングし、前記第1の保護層に、前記電子供給層に達し、前記第1の開口部よりも開口径の大きい第2の開口部を形成する工程と 前記第1の開口部及び前記第2の開口部を介して前記電子供給層に接続され、前記第2の保護層上に延在するゲート電極を形成する工程と を有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338
FI (1件)：
H01L29/80 H
Fターム (13件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS04 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM