特許
J-GLOBAL ID：201403071103771358
半導体装置、およびそれを用いた半導体モジュール
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2012-274725
公開番号（公開出願番号）：特開2014-120612
出願日： 2012年12月17日
公開日（公表日）： 2014年06月30日
要約：
【課題】基板上に複数の半導体装置を積層させて実装しても、信号の伝送性能の劣化を抑えることのできる半導体モジュールを提供すること。【解決手段】半導体モジュールは、プリント基板の実装面に半導体装置50が実装される。半導体装置は、第2面1b側に露出された複数のチップ側接続端子5を有する。複数の半導体装置50が、プリント基板の実装面に第2面1bを対向させて実装される。複数のチップ側接続端子5は、境界辺と平行に並べて形成される。チップ側接続端子5には、複数のイネーブル端子が含まれる。イネーブル端子は、並べて形成されたチップ側接続端子5の中央部分に配設される。イネーブル端子には、チップイネーブル端子、ライトイネーブル端子、およびアウトプットイネーブル端子が含まれる。【選択図】図1
請求項（抜粋）：
内部に第1の配線層が形成されたシリコン基板と、前記シリコン基板の表面のうち前記第1の配線層と略平行な第1面に積層された絶縁膜と、前記配線層と電気的に接続されて前記第1面から略垂直に連続する第2面側に露出された複数のチップ側接続端子と、を有する半導体装置と、
前記半導体装置が実装される実装面を有し、内部に第2の配線層が形成されるとともに前記配線層と電気的に接続された基板側接続端子が前記実装面から露出されたプリント基板と、
前記実装面に前記第2面を対向させて実装された複数の前記半導体装置と、を備え、
複数の前記半導体装置同士は互いに密着して前記第1面同士を対向させて並べられ、
複数の前記チップ側接続端子は、前記第1面と前記第2面との境界となる境界辺と平行に並べて形成され、
前記チップ側接続端子には、複数のイネーブル端子、アドレス端子および偶数個の電源端子が含まれ、
前記イネーブル端子は、並べて形成された前記チップ側接続端子の中央部分に配設され、
前記イネーブル端子には、チップイネーブル端子、ライトイネーブル端子、およびアウトプットイネーブル端子が含まれ、
前記アドレス端子は、前記イネーブル端子を挟んだ両側に配設され、
前記電源端子は、前記境界辺を通り前記第1面と垂直となる中央線を挟んで対称に配設され、
前記プリント基板には、前記実装面に実装された前記半導体装置を囲む囲み壁が形成されている半導体モジュール。
IPC (4件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 23/52
H01L25/08 Z
, H01L23/52 C
