特許
J-GLOBAL ID：201403071995399008

制御装置、ストレージ装置、制御方法及び制御プログラム

発明者：
安部 麻理恵

安部 麻理恵 について

, 
仁村 康太郎

仁村 康太郎 について

, 
紺田 與志仁

紺田 與志仁 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 真田 有 ,  山本 雅久
公報種別：公開公報
出願番号（国際出願番号）：特願2012-144969
公開番号（公開出願番号）：特開2014-010519
出願日： 2012年06月28日
公開日（公表日）： 2014年01月20日
要約：
【課題】データの受信が不可であることを送信側に通知するクレジットブロックの送信によるデータ転送遅延の発生を抑制する。【解決手段】送信先60に対して発行したコマンドへの応答レスポンス時間に基づいて、比較基準値を設定する基準情報設定部15と、コマンド発行時に、送信先に対して発行中のコマンドにかかる発行データ量と送信先から応答中のデータにかかる応答データ量との差分である差分データ量と比較基準値とを比較し、差分データ量が比較基準値を超えた場合に、コマンドの発行を抑止する抑止部14とを備える。【選択図】図1
請求項（抜粋）：
送信先に対して発行したコマンドへの応答レスポンス時間に基づいて、比較基準値を設定する基準情報設定部と、 コマンド発行時に、前記送信先に対して発行中のコマンドにかかる発行データ量と前記送信先から応答中のデータにかかる応答データ量との差分である差分データ量と前記比較基準値とを比較し、前記差分データ量が前記比較基準値を超えた場合に、前記コマンドの発行を抑止する抑止部とを備えることを特徴とする、制御装置。
IPC (2件)：
G06F 3/06 ,  G06F 13/10
FI (2件)：
G06F3/06 301J ,  G06F13/10 340A
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM