特許
J-GLOBAL ID：201403085103946590
安全制御システム、及び安全制御システムのプロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願2012-190662
公開番号（公開出願番号）：特開2014-048849
出願日： 2012年08月30日
公開日（公表日）： 2014年03月17日
要約：
【課題】1つのプロセッサ上に駆動制御機能と安全機能とが搭載された構成で、特に駆動制御機能の異常によって安全機能に悪影響が生じることを防止できる。【解決手段】CPU2上には、非セーフティ部(駆動制御機能)と二重化されたセーフティ部α、βが搭載されている。各セーフティ部α、βに係るデータ格納領域として、セーフティ部αには5000番地台、セーフティ部βには6000番地台が割り当てられている場合、非セーフティ部は、これら各データ格納領域にはアクセス不可となっている。尚、当然ながら、非セーフティ部は、自己に係るデータ格納領域(7000番地台)にはアクセス(読書)可能となっている。【選択図】図2
請求項（抜粋）：
制御対象装置の駆動制御を行う駆動制御部と前記駆動制御に係る安全制御を行う安全制御部とが1つのプロセッサ上に備えられる安全制御システムであって、
予め前記駆動制御部、安全制御部それぞれに係るデータ格納領域として所定の記憶領域が割り当てられており、
前記駆動制御部がアクセス不可の記憶領域として、前記安全制御部に割り当てられた記憶領域が登録されるメモリ保護情報記憶手段と、
前記駆動制御部によるメモリアクセス実行の際、当該アクセス先と前記メモリ保護情報記憶手段に登録された登録情報を参照し、当該アクセス先が前記アクセス不可の記憶領域であった場合、前記駆動制御部による前記安全制御部に割り当てられた記憶領域へのメモリアクセスを阻止するメモリ保護手段と、
を備えることを特徴とする安全制御システム。
IPC (1件)：
FI (1件)：
Fターム (8件)：
5H209BB07
, 5H209CC01
, 5H209DD04
, 5H209GG04
, 5H209JJ09
, 5H209SS01
, 5H209SS04
, 5H209SS07
