半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：山田卓二
公報種別：公開公報
出願番号（国際出願番号）：特願2013-225893
公開番号（公開出願番号）：特開2014-041691
出願日： 2013年10月30日
公開日（公表日）： 2014年03月06日
要約：

【課題】DDR2の3MAT方式を使用してDDR3のプリフェッチを実現する。【解決手段】半導体装置が、ワード線方向に配置された第1、第2及び第3のメモリマットと、第2のメモリマットのワード線方向の略中央部から、第1のメモリマットへ延伸する第1のローカルアイオーと、第3のメモリマットへ延伸する第2のローカルアイオーと、第2のメモリマットに配置された、ビット線方向に延伸する第1の冗長ビット線選択用Yスイッチ信号線と、ビット線方向に延伸する第2の冗長ビット線選択用Yスイッチ信号線と、ビット線方向に延伸しかつ第1のローカルアイオーと第2のローカルアイオーとの間を通過する分離用ビット線選択用Yスイッチ信号線と、第2の冗長ビット線選択用Yスイッチ信号線に対して分離用ビット線選択用Yスイッチ信号線と反対側に位置するように配置され、ビット線方向に延伸するダミービット線選択用Yスイッチ信号線とを備える。【選択図】図1

請求項（抜粋）：

第2のメモリマットが第1及び第3のメモリマットの間に位置するように、ワード線方向に並んで配置された第1、第2、及び、第3のメモリマットと、前記第2のメモリマットのワード線方向の略中央部から前記第1のメモリマットへ延伸する第1のローカルアイオーと、前記第2のメモリマットの前記略中央部から前記第3のメモリマットへ延伸し、かつ、前記第2のメモリマットの前記略中央部において前記第1のローカルアイオーと電気的に切り離された第2のローカルアイオーと、前記第2のメモリマットに配置され、各々が前記ワード線方向に略直交するビット線方向に延伸する奇数本の第1の冗長ビット線選択用Yスイッチ信号線と、前記第2のメモリマットに配置され、各々が前記ビット線方向に延伸する奇数本の第2の冗長ビット線選択用Yスイッチ信号線と、前記第2のメモリマットの前記略中央部に、前記第1の冗長ビット線選択用Yスイッチ信号線と前記第2の冗長ビット線選択用Yスイッチ信号線とに挟まれて配置され、前記ビット線方向に延伸し、かつ、前記第1のローカルアイオーと前記第2のローカルアイオーとの間を通過する、分離用ビット線選択用Yスイッチ信号線と、前記第2のメモリマットに、前記第2の冗長ビット線選択用Yスイッチ信号線に対して前記分離用ビット線選択用Yスイッチ信号線と反対側に位置するように配置され、前記ビット線方向に延伸するダミービット線選択用Yスイッチ信号線と、を備えることを特徴とする半導体装置。

IPC (2件)：

G11C 11/409 , G11C 11/401

FI (4件)：

G11C11/34 354R , G11C11/34 362H , G11C11/34 371D , G11C11/34 371K

Fターム (16件)：

5M024AA54 , 5M024BB09 , 5M024BB17 , 5M024BB35 , 5M024CC96 , 5M024DD04 , 5M024DD06 , 5M024DD09 , 5M024HH10 , 5M024JJ03 , 5M024JJ20 , 5M024LL01 , 5M024LL06 , 5M024MM13 , 5M024PP01 , 5M024PP03

引用特許：

出願人引用 (4件)

半導体メモリ装置
公報種別：公開公報出願番号：特願2003-008792 出願人：三星電子株式会社
特開昭60-130139
半導体記憶装置およびそれを用いたコンピュータシステム
公報種別：公開公報出願番号：特願平8-264507 出願人：株式会社日立製作所

全件表示

前のページに戻る