文献

J-GLOBAL ID：201502204859377304   整理番号：15A0290443

Si/Cu同時研削・CMP技術によるビアミドルTSV露出工程の開発

著者 (5件)： 山本栄一 (岡本工作機械製作所) ,  吉田剛 (岡本工作機械製作所) ,  三井貴彦 (岡本工作機械製作所) ,  伊東利洋 (岡本工作機械製作所) ,  坂東翼 (岡本工作機械製作所)
資料名： 電子情報通信学会論文誌 C(Web)
巻： J97-C  号： 11  ページ： WEB ONLY 412-419  発行年： 2014年11月01日 
JST資料番号： U0472A  ISSN： 1881-0217  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： Si/Cu同時研削技術,CMP技術を用いた,新しいビアミドル・シリコン貫通電極(Though Silicon Via:TSV)露出工程を開発した。この工程では,ビトリファイドボンド砥石と高圧洗浄水を用いたその場砥石洗浄によるSi/Cu同時研削を行い,Cuの引きずりやCu焼けなくTSVを露出させる。次に,1回目の化学機械研磨(Chemical Mechanical Polishing,CMP)で,研磨材と酸化剤の濃度比の最適化とハードパッドの適用により,SiとCuを等速で研磨することで,Si表面とCu表面を平坦化する。その後,2回目のCMPで,スウェード系の超ソフトパッドと高選択比を有するスラリーとの組み合わせにより,Siの研磨速度をCuの研磨速度より大きくすることで,Siを選択的に除去し,厚さ均一性の高い突出Cuを得ることができる。(著者抄録)

シソーラス用語： *バイアホール ,  研削砥石 ,  銅 ,  化学機械研磨 ,  ケイ素 ,  スラリー ,  *LSI【IC】 ,  *配線設計 ,  電極 ,  *シリコン貫通ビア ,  ビトリファイド研削砥石 ,  機械工作
準シソーラス用語： Cu ,  Si ,  *TSV【配線】 ,  ビトリファイドボンド砥石 ,  砥石 ,  シリコン貫通電極

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

引用文献 (14件)：

• M. Koyanagi, Y. Nakagawa, K.W. Lee, T. Nakamura, Y. Yamada, K. Inamura, K.T. Park, and H. Kurino, "Neuromorphic vision chip fabricated using three-dimensional integration technology," ISSCC Dig. Tech. Papers, pp.270-271, 2001.
• K. Kameyama, Y. Okayama, M. Umemoto, A. Suzuki, H. Terao, M. Hoshino, and K. Takahashi, "Application of high reliable silicon thru-via to image sensor CSP," Extended Abstracts of International Conference on Solid State Devices and Materials, pp.276-277, 2004.
• P. Morrow, B. Black, M.J. Kobrinsky, S. Muthukumar, D. Nelson, C.M. Park, and C. Webb, "Design and fabrication of 3D microprocessors," Mater. Res. Symp. Proc., vol.970, 0970-Y03-02, 2007.
• R,.S. Patti, "Three-dimensional integrated circuits and the future of system-on-chip designs," Proc. IEEE, vol.94, pp.1214-1224, 2006.
• D.H. Kim, K. Athikulwongse, M. Healy, M. Hossain, M. Jung, I. Khorosh, G. Kumar, Y.J. Lee, D. Lewis, T.W. Lin, C. Liu, S. Panth, M. Pathak, M. Ren, G. Shen, T. Song, D.H. Woo, X. Zhao, J. Kim, H. Choi, G. Loh, H.H. Lee, and S.K. Lim, "3D-MAPS: 3D massively parallel processor with stacked memory," ISSCC Dig. Tech. Papers, pp.188-189, 2012.

タイトルに関連する用語 (6件)： Si ,  Cu ,  研削 ,  CMP ,  TSV ,  開発