文献

J-GLOBAL ID：201502246291003050   整理番号：15A0263161

FPGAのリングオシレータにおけるNBTI劣化量の低減と制御に関する検討

Study on reduction and control of NBTI-induced degradation in FPGA-based ring oscillators

著者 (3件)： 佐藤康夫 (九州工大) ,  三宅庸資 (九州工大) ,  梶原誠司 (九州工大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 384(DC2014 67-77)  ページ： 1-6  発行年： 2014年12月12日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： リングオシレータはLSIやFPGAの信頼性向上の様々な用途に使われているが,NBTI等の物理劣化現象による特性の悪化が問題となっている。本論文では,FPGAで構成されたリングオシレータにおいて,非動作時のルックアップテーブルの入力値を適切に制御することにより,その劣化量を低減あるいは制御可能であることを示す。また様々な構成のリングオシレータの測定周波数を比較することにより,それらの劣化量の関係についても論じる。(著者抄録)

シソーラス用語： *リング発振器 ,  *FPGA ,  ルックアップテーブル ,  不安定性 ,  劣化
準シソーラス用語： 負バイアス温度不安定性 ,  性能劣化

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (21件)：

• M. B. Tahoori and S. Mitra, "Automatic Configuration Generation for FPGA Interconnect Testing," Proc. VLSI Test Symp., pp.134-139, 2003.
• I. G. Harris, P. R. Menon and R. Tessier, "BIST-Based Delay Path Testing in FPGA Architectures," Proc. Int'l Test Conf., pp.932-938, 2001.
• M. B. Tahoori and S. Mitra, "Interconnect Delay Testing of Designs on Programmable Logic Devices," Proc. Int'l Test Conf., pp.635-644, 2004.
• M. B. Tahoori and S. Mitra, "Application-Dependent Delay Testing of FPGAs," IEEE Trans. on Computer-Aided Design if Integrated Circuits and Systems, Vol. 26, No.3, pp. 553-563, March 2007.
• 伊藤渓太,米田友和,大和勇太,畠山一実,井上美智子,"FPGA向けアプリケーション依存テストのための効率的なスキャンBISTアーキテクチャ,"信学技報,DC2013-68,pp.1-6,2013.

タイトルに関連する用語 (3件)： FPGA ,  リングオシレータ ,  NBTI