文献

J-GLOBAL ID：201502294342685725   整理番号：15A0598898

薄膜BOX-SOIにおける論理合成対象電圧の選択によるエネルギー最小化

Energy minimization by voltage choice targeted for logic synthesis in silicon on thin buried oxide

著者 (2件)： 川崎純 (芝浦工大 大学院理工学研究科) ,  宇佐美公良 (芝浦工大 工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 476(VLD2014 153-184)  ページ： 147-152  発行年： 2015年02月23日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： FD-SOIのデバイスの一つである薄膜BOX-SOI(Silicon on Thin Buried Oxide:SOTB)は,Vthばらつきの抑制から低電圧動作を可能としている。これにより,従来バルクトランジスタより広範な電圧領域で動作可能である。しかし,SOTB設計上では広範な動作電圧によるセル性能変化に対応した論理合成が必要である。本研究では,論理合成時に対象とする電源電圧を変更した生成回路の解析を行うことにより,エネルギー最小となる論理合成対象電圧を明らかにする。(著者抄録)

シソーラス用語： *半導体プロセス ,  論理合成 ,  薄膜 ,  *電圧 ,  減少 ,  設計 ,  *最適化
準シソーラス用語： *FD型SOI ,  *エネルギー最小化 ,  デバイス設計 ,  ばらつき低減 ,  *電源電圧 ,  薄膜BOX

分類 (2件)： 集積回路一般  (NC03161C) ,  論理回路  (NC05070B)

引用文献 (9件)：

• 杉井信之,et al.,”[依頼公演]超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術,”信学技報,SDM2012-68, pp.29-32,2012-07-26.
• 杉井信之,et al.,”低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のVthばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術)),”信学技報,SDM2008-204, pp.33-36,2009-01-19.
• Y.Yamamoto, et al., ”Poly/High-k/SiON Gate Stack and Novel Profile Engineering Dedicated for Ultralow-Voltage Silicon-on-Thin-BOX(SOTB) CMOS Operation,”IEEE, VLSIT2012 Symposium on, pp. 109-110, 2012-6-12.
• M. Hansen, H. Yalcin, and J. P. Hayes, ”Unveiling the ISCAS-85 Benchmarks: A Case Study in Reverse Engineering,” IEEE Design and Test, vol. 16, no. 3, pp. 72-80, July-Sept. 1999.
• Neil H.E. Weste, David Money Harris著 宇佐美公良 他訳,”ウエスト&ハリスCMOS VLSI回路設計基礎編,”丸善出版,2014.

タイトルに関連する用語 (5件)： 薄膜 ,  BOX ,  SOI ,  論理合成 ,  エネルギー最小化