特許
J-GLOBAL ID：201503003400741281
半導体装置、半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
上柳 雅誉
, 渡辺 和昭
公報種別：公開公報
出願番号（国際出願番号）：特願2013-241617
公開番号（公開出願番号）：特開2015-103593
出願日： 2013年11月22日
公開日（公表日）： 2015年06月04日
要約：
【課題】リフローなどの熱処理を受けても機械的、電気的な損傷を受け難く、実装時における位置決めが容易な半導体装置、該半導体装置の製造方法を提供すること。【解決手段】半導体装置100は、半導体チップ101と、半導体チップ101の主面101aに設けられた、絶縁層104と、配線層と、オーバーコート層106と、配線層に設けられ、外部回路との接続を図る接続パッドを含む配線パターン105Aと、配線層に設けられた下地パターン105Mと、オーバーコート層106において、接続パッドと重なる位置に形成された第1の開口部としての開口部106-1及び下地パターン105Mと重なる位置に形成された第2の開口部としての開口部106-2と、開口部106-1を埋めて形成された半田端子としての半田バンプ107Aと、開口部106-2を埋めて形成されたアライメント用の半田部108と、を備えた。【選択図】図4
請求項（抜粋）：
半導体チップと、
前記半導体チップの主面を覆う絶縁層と、
前記絶縁層を覆うオーバーコート層と、
前記絶縁層と前記オーバーコート層との間に設けられた配線層と、
前記配線層に設けられ、外部回路との接続を図る接続パッドを含む配線パターンと、
前記配線層に設けられた下地パターンと、
前記オーバーコート層の前記接続パッドと重なる位置に配置された第1の開口部を埋めて形成された半田端子と、
前記オーバーコート層の前記下地パターンと重なる位置に配置された第2の開口部を埋めて形成されたアライメント用の半田部と、を備えることを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L21/92 602P
, H01L23/12 501P
, H01L21/92 604A
