PLL回路

発明者：
出願人/特許権者：
代理人 (1件)：矢島保夫
公報種別：特許公報
出願番号（国際出願番号）：特願2013-061190
公開番号（公開出願番号）：特開2014-187557
特許番号：特許第5748132号
出願日： 2013年03月23日
公開日（公表日）： 2014年10月02日
請求項（抜粋）：

【請求項1】外部からデジタルの音信号とともに供給されるサンプリングクロックである外部クロックを受け取り、該外部クロックに同期したサンプリングクロックである生成クロックを生成するPLL回路であって、前記生成クロックの位相が前記外部クロックの位相に同期しているか否かを検出する第1検出手段と、前記外部クロックの立上りから立下りまでのハイ時間および立下りから立上りまでのロー時間の少なくとも一方を計測する計測手段と、今回計測されたハイ時間またはロー時間、および、今回以前に計測された過去のハイ時間またはロー時間に基づいて、所定レベル以上のハイ時間またはロー時間の変動の有無を検出する第2検出手段と、前記第1検出手段が前記生成クロックと前記外部クロックとが同期していることを検出している状態で、前記第2検出手段が前記ハイ時間またはロー時間の前記所定レベル以上の変動が有ったことを検出したとき、前記生成クロックの周波数をその時点で出力している周波数に固定して該生成クロックの出力を継続するホールド手段とを備えることを特徴とするPLL回路。

IPC (5件)：

H03L 7/095 ( 200 6.01) , H03L 7/093 ( 200 6.01) , H03K 5/19 ( 200 6.01) , H04L 7/033 ( 200 6.01) , H03L 7/14 ( 200 6.01)

FI (5件)：

H03L 7/08 B , H03L 7/08 E , H03K 5/19 H , H04L 7/02 B , H03L 7/14 Z

引用特許：

出願人引用 (6件)

同期クロック生成回路およびこれを用いたクロック切替装置
公報種別：公開公報出願番号：特願平11-092822 出願人：三菱電機株式会社, ケイディディ株式会社, ケイディディ海底ケーブルシステム株式会社
PLL制御回路
公報種別：公開公報出願番号：特願2005-318169 出願人：日本電気株式会社, 埼玉日本電気株式会社, 株式会社リコー
特開昭62-039917

全件表示

審査官引用 (6件)

同期クロック生成回路およびこれを用いたクロック切替装置
公報種別：公開公報出願番号：特願平11-092822 出願人：三菱電機株式会社, ケイディディ株式会社, ケイディディ海底ケーブルシステム株式会社
PLL制御回路
公報種別：公開公報出願番号：特願2005-318169 出願人：日本電気株式会社, 埼玉日本電気株式会社, 株式会社リコー
特開昭62-039917

全件表示

前のページに戻る