特許
J-GLOBAL ID：201503009684716867
配線基板
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2013-226097
公開番号（公開出願番号）：特開2015-029033
出願日： 2013年10月31日
公開日（公表日）： 2015年02月12日
要約：
【課題】半導体素子を安定的に稼働させることが可能な配線基板を提供することを課題とする。【解決手段】下面に下層導体5を有する絶縁層3と、絶縁層3上に形成された四角形状の半導体素子搭載部1aと、半導体素子搭載部1aに格子状に配列された複数の半導体素子接続パッド10と、半導体素子接続パッド10下の絶縁層3に下層導体5を底面として形成されたビアホール7aと、ビアホール7a内に下層導体5と接続するように充填されており、半導体素子接続パッド10と一体的に形成されたビア導体9aと、を具備して成る配線基板Aであって、半導体素子搭載部1aの角部における半導体素子接続パッド10の配列よりも外側の領域の絶縁層3に、下層導体5を底面として形成された補強用ビアホール7bと、補強用ビアホール7b内に下層導体5と接続するように形成された補強用ビア導体9bとが形成されている。【選択図】図1
請求項（抜粋）：
下面に下層導体を有する絶縁層と、該絶縁層上に形成された四角形状の半導体素子搭載部と、前記半導体素子搭載部に格子状に配列された複数の半導体素子接続パッドと、前記半導体素子接続パッド下の前記絶縁層に前記下層導体を底面として形成されたビアホールと、該ビアホール内に前記下層導体と接続するように充填されており、前記半導体素子接続パッドと一体的に形成されたビア導体と、を具備して成る配線基板であって、前記半導体素子搭載部の角部における前記半導体素子接続パッドの配列よりも外側の領域の前記絶縁層に、前記下層導体を底面として形成された補強用ビアホールと、該補強用ビアホール内に前記下層導体と接続するように形成された補強用ビア導体とが形成されていることを特徴とする配線基板。
IPC (3件)：
H05K 1/02
, H05K 3/46
, H01L 23/12
H05K1/02 D
, H05K3/46 N
, H05K3/46 B
, H05K1/02 C
, H01L23/12 F
, H01L23/12 N
, H01L23/12 501B
5E338AA03
, 5E338AA16
, 5E338BB02
, 5E338BB25
, 5E338BB75
, 5E338EE21
, 5E346AA41
, 5E346AA43
, 5E346BB16
, 5E346CC04
, 5E346CC08
, 5E346CC09
, 5E346CC32
, 5E346EE31
, 5E346FF07
, 5E346FF45
, 5E346HH11
