特許
J-GLOBAL ID：201503018902028021

電界効果トランジスタ

発明者：
山村 拓嗣

山村 拓嗣 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2013-264257
公開番号（公開出願番号）：特開2015-122361
出願日： 2013年12月20日
公開日（公表日）： 2015年07月02日
要約：
【課題】利得を保ちつつ、電力付加効率を改善可能な電界効果トランジスタを提供する。【解決手段】電界効果トランジスタは、積層体11と、フィンガーソース電極18と、フィンガードレイン電極20と、フィンガーゲート電極22と、絶縁層24と、ソースフィールドプレート28と、を有する。フィンガーゲート電極22は、第1側面22aと第2側面22bと上面22cとを有する。絶縁層24は、積層体の表面と、フィンガーゲート電極22と、を覆う。ソースフィールドプレート28は、絶縁層24の上に設けられ、底部28aと、上部28bと、フィンガーソース電極18の一部に接続された接続部28cと、を有する。ソースフィールドプレートの底部28aの第1側面は、フィンガーゲート電極の第2側面22bとフィンガードレイン電極20との間にある。フィンガーゲート電極22に対する垂直断面において、上部28bの長さが底部22aの長さよりも大きい。【選択図】図1
請求項（抜粋）：
2次元電子ガス層を生じるヘテロ接合を有し半導体からなる積層体と、 前記積層体の表面に設けられたフィンガーソース電極と、 前記積層体の前記表面に前記フィンガーソース電極と平行に設けられたフィンガードレイン電極と、 前記フィンガーソース電極の側の第1側面と、前記フィンガードレイン電極の側の第2側面と、上面と、を有し、前記積層体の前記表面に前記フィンガーソース電極に平行に設けられたフィンガーゲート電極と、 前記フィンガーゲート電極の前記第1側面と前記フィンガーソース電極との間の前記積層体の前記表面と、前記フィンガーゲート電極の前記第2側面と前記フィンガードレイン電極との間の前記積層体の前記表面と、前記フィンガーゲート電極と、を覆う絶縁層と、 前記フィンガーゲート電極に平行となるように前記絶縁層の上に設けられ、第1側面と前記第1側面とは反対の側の第2側面とを有する底部と、前記底部の上に設けられた上部と、前記フィンガーソース電極の一部に接続された接続部と、を有するソースフィールドプレートであって、前記底部の前記第1側面は、前記フィンガーゲート電極の前記第2側面と前記フィンガードレイン電極との間にあり、前記フィンガーゲート電極に対する垂直断面において、前記上部の長さが前記底部の長さよりも大きい、ソースフィールドプレートと、 を備えた電界効果トランジスタ。
IPC (7件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 29/417 ,  H01L 21/28 ,  H01L 29/06 ,  H01L 29/41
FI (7件)：
H01L29/80 F ,  H01L29/80 H ,  H01L29/50 J ,  H01L21/28 301B ,  H01L29/06 301F ,  H01L29/44 Y ,  H01L29/44 S
Fターム (31件)：
4M104AA04 ,  4M104AA07 ,  4M104BB05 ,  4M104BB09 ,  4M104CC03 ,  4M104DD15 ,  4M104EE06 ,  4M104FF06 ,  4M104FF07 ,  4M104FF10 ,  4M104FF11 ,  4M104FF13 ,  4M104FF21 ,  4M104FF31 ,  4M104GG12 ,  4M104HH16 ,  4M104HH20 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GK04 ,  5F102GQ01 ,  5F102GR12 ,  5F102GS01 ,  5F102GS04 ,  5F102GS06 ,  5F102GS09 ,  5F102GT01 ,  5F102GV03 ,  5F102GV07 ,  5F102GV08
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM